改進的電壓模式控制方案提高了Buck變換器的高頻抖動性能

　　一般來說，在今天的嵌入式電信、服務器和存儲應用程序中部署的主板包含十幾個不同的負載點調節(jié)器，它們能提供至少1到30個輸出電流的任何地方。這些降壓型同步穩(wěn)壓器通常將中間總線電壓降到負載集成電路所需的電源電壓。

　　受市場需求小，低成本，快速瞬態(tài)性能，功率排序，這些降壓型穩(wěn)壓器在高頻使用同步整流和電壓模式控制技術。雖然這種方案提供高功率密度的高效率，但也導致高的抖動和噪聲，在競爭激烈的新一代系統(tǒng)中是不可接受的。

　　設計師們的好消息是，像國際整流器這樣的電力半導體供應商已經(jīng)開發(fā)出一種新的脈寬調制器（PWM）方案，以在一個新的電壓模式控制器中實現(xiàn)高頻率和窄占空比的新的脈寬調制器（PWM）方案。它已經(jīng)在制造商的同步降壓穩(wěn)壓器ir3899實施，其中還包含內置的功能改進的靈活性，實現(xiàn)政策設計提供。

　　Voltage-mode controller

　　A typical voltage-mode control scheme used in a synchronous buck regulator is depicted in Figure 1. As shown， the error amplifier in this scheme typically receives a sample of the output voltage and compares it with a precision reference voltage to produce an error voltage （VERROR） at the output of the error amplifier. This output is then fed to a high-speed PWM comparator which also receives a ramp signal （VRAMP）。 Next， the output of the PWM comparator is fed to the reset input of a latch like the S-R flip-flop whose other input set is driven from a periodic clock signal generated internally. This periodic clock is generated at a fixed frequency and is usually user programmable with an external resistor or capacitor.