USB 3.0能夠提供達(dá)5 Gbps的數(shù)據(jù)傳輸率，比USB 2.0快10倍以上。這有利于滿(mǎn)足消費(fèi)者大幅增加的需求，以訪(fǎng)問(wèn)及分享視訊、音樂(lè)及相片等高質(zhì)量?jī)?nèi)容。支持USB 3.0的芯片組已經(jīng)縮減工藝幾何尺寸及封裝尺寸，從而可以達(dá)到如此高的數(shù)據(jù)率，同時(shí)還配合開(kāi)發(fā)更小、更低能耗、功能豐富的便攜式多媒體產(chǎn)品。超快數(shù)據(jù)線(xiàn)路及小幾何尺寸元件的結(jié)合，大幅增加了產(chǎn)品遭受靜電放電(ESD)影響的風(fēng)險(xiǎn)。此文專(zhuān)門(mén)針對(duì)USB 3.0接口審視ESD保護(hù)及阻抗匹配問(wèn)題，以確?？煽?、純凈的高速數(shù)據(jù)傳輸。為了使USB 3.0支援5 Gbps的數(shù)據(jù)率，在舊的USB 2.0數(shù)據(jù)對(duì)(D+和D-)基礎(chǔ)上增加了兩個(gè)差分?jǐn)?shù)據(jù)對(duì)(超高速Tx及Rx)。此外，配合USB 3.0的芯片組以低至22 nm的半導(dǎo)體工藝為基礎(chǔ)。USB 3.0相對(duì)于 USB 2.0傳輸?shù)念l率升高，催生了在超高速線(xiàn)路上布設(shè)外部ESD保護(hù)元件時(shí)必須符合的嚴(yán)格阻抗匹配窗口。信號(hào)線(xiàn)路上增添任何少量的電容，都會(huì)改變阻抗，且因此降低數(shù)據(jù)傳輸?shù)目傮w信號(hào)完整性。圖1顯示了無(wú)損耗傳輸線(xiàn)路的電路表征，其中額定阻抗表征為Z0。此傳輸線(xiàn)路模型能應(yīng)用于幾乎任何當(dāng)今高速串聯(lián)接口中存在的數(shù)據(jù)線(xiàn)路。此模型可以用于評(píng)估將ESD保護(hù)元件置于一條或多條數(shù)據(jù)線(xiàn)路上的效應(yīng)。在最基本的形式下，可以看到用以保護(hù)的數(shù)據(jù)線(xiàn)路的齊納二極管形式的ESD保護(hù)元件。此二極管有相應(yīng)的結(jié)電容，以及源自封裝內(nèi)部接合線(xiàn)(bond wire)的少量串聯(lián)電感，而此串聯(lián)電感會(huì)變成數(shù)據(jù)線(xiàn)路的寄生元件，如圖2所示。由于ESD保護(hù)元件中典型接合線(xiàn)的感抗通常不高于1 nH，而且ESD保護(hù)元件的電容必須不高于1 pF，對(duì)于2.5 GHz USB 3.0信號(hào)而言，圖2中電感的阻抗將低于電容的阻抗，在討論中可以忽略此感抗。隨著數(shù)據(jù)線(xiàn)路上電壓的變化，需要少量的電流來(lái)給寄生電容充電。在高頻時(shí)，信號(hào)線(xiàn)路的電壓迅速變化，此額外充電電流可能相當(dāng)可觀，因而降低了數(shù)據(jù)線(xiàn)路中流動(dòng)的電流。此電流的降低導(dǎo)致數(shù)據(jù)線(xiàn)路阻抗輕微變化，影響它傳輸?shù)墓β士傤~。如果功率傳輸損耗過(guò)高，數(shù)據(jù)線(xiàn)路信號(hào)完整性就會(huì)出現(xiàn)下降。USB 3.0規(guī)格允許最大寄生電容為1.1 pF(此值包含系統(tǒng)中在USB控制器外部的任何電容)。ESD保護(hù)元件的電容僅占系統(tǒng)外部電容中的一小部份。因此，當(dāng)選擇此類(lèi)元件時(shí)，工程師應(yīng)當(dāng)始終謹(jǐn)記，保護(hù)元件的較低電容不僅維持?jǐn)?shù)據(jù)線(xiàn)路的的信號(hào)完整性，還使下行系統(tǒng)中能夠有更大的電容預(yù)算。幾乎所有ESD保護(hù)元件供應(yīng)商都會(huì)標(biāo)示出1 MHz時(shí)的結(jié)電容。但僅有少部份供應(yīng)商也會(huì)標(biāo)示更高頻率時(shí)的結(jié)電容。為了極佳地表征高速應(yīng)用中的實(shí)際元件電容，應(yīng)當(dāng)考慮在寬廣頻率范圍測(cè)量電容。在USB 3.0中，這就等同于在2.5 GHz基礎(chǔ)頻率及其7.5 GHz三次諧波頻率時(shí)進(jìn)行測(cè)量。就像任何電容器一樣，保護(hù)元件的電容值會(huì)隨著工作頻率之變化而變化，原因就在于寄生阻抗，稱(chēng)作等效串聯(lián)電容(ESR)。電容的阻抗在較低頻率低ESR條件下會(huì)保持電容性，然后阻抗持續(xù)降低，直至達(dá)到電容諧振頻率。一旦達(dá)到諧振，電容的阻抗將隨著ESR的上升而變成電感性。保護(hù)元件反射而導(dǎo)致的信號(hào)損耗是另一個(gè)重要參數(shù)——這通常表述為返回?fù)p耗的形式。返回?fù)p耗測(cè)量的是入射波從待測(cè)元件反射所出現(xiàn)的能量損耗有多少。ESD保護(hù)元件的返回?fù)p耗越低，看到的反射就會(huì)越少——相當(dāng)于更多的信號(hào)正在被傳輸。市場(chǎng)上的許多 ESD保護(hù)元件在高于5 GHz頻率時(shí)寄生電容可能會(huì)大幅升高，原因就是阻抗達(dá)到諧振并變?yōu)殡姼行?。?duì)于工程師而言，理解對(duì)于數(shù)據(jù)線(xiàn)路阻抗通道有影響的ESD保護(hù)元件的關(guān)鍵參數(shù)至關(guān)重要。先進(jìn)ESD保護(hù)元件與良好電路板布線(xiàn)技巧的組合，使工程師能夠從在設(shè)計(jì)中整合受保護(hù)的USB 3.0接口而受益，而無(wú)須在信號(hào)完整性上折衷。(mbbeetchina)