任何高性能ADC，尤其是射頻采樣ADC，輸入或前端的設(shè)計對于實(shí)現(xiàn)所需的系統(tǒng)級性能而言很關(guān)鍵。很多情況下，射頻采樣 ADC可以對幾百M(fèi)Hz的信號帶寬進(jìn)行數(shù)字量化。前端可以是有源（使用放大器）也可以是無源（使用變壓器或巴倫），具體取決于系統(tǒng)要求。無論哪種情況，都必須謹(jǐn)慎選擇元器件，以便實(shí)現(xiàn)在目標(biāo)頻段的最優(yōu)ADC性能。

　　簡介

　　射頻采樣ADC采用深亞微米CMOS工藝技術(shù)制造，并且半導(dǎo)體器件的物理特性表明較小的晶體管尺寸支持的最大電壓也較低。因此，在數(shù)據(jù)手冊中規(guī)定的出于可靠性原因而不應(yīng)超出的絕對最大電壓，將當(dāng)前主流的射頻采樣ADC與之前的老器件相比，可以發(fā)現(xiàn)這個電壓值是變小的。在使用ADC對輸入信號進(jìn)行數(shù)字量化的接收機(jī)應(yīng)用中，系統(tǒng)設(shè)計人員必須密切關(guān)注絕對最大輸入電壓。該參數(shù)直接影響ADC 的使用壽命和可靠性。不可靠的ADC可能導(dǎo)致整個無線電系統(tǒng)無法使用，且更換成本也許非常巨大。為了抵消過壓帶來的風(fēng)險，射頻采樣ADC集成了可以檢測高電平閾值的電路，允許接收機(jī)通過自動增益控制（AGC）環(huán)路調(diào)節(jié)增益來進(jìn)行補(bǔ)償。但是，如果采用流水線型ADC，則與架構(gòu)相關(guān)的固有延遲可能導(dǎo)致輸入暴露于高電平之下，從而可能損害 ADC輸入。本文討論了一種簡單的方法來增強(qiáng)AGC環(huán)路，保護(hù)ADC。

　　輸入架構(gòu)

　　射頻采樣ADC可采用多種不同的設(shè)計，最常見的一種是流水線架構(gòu)，該架構(gòu)采用多級級聯(lián)，將模擬信號轉(zhuǎn)換為數(shù)字信號。第一級最重要，可以是緩沖或未緩沖級。選擇哪種設(shè)計取決于設(shè)計要求和性能目標(biāo)。例如，一個帶緩沖器的ADC通常在頻率范圍內(nèi)具有更好的SFDR性能，但功耗比不帶緩沖器的ADC更高。前端設(shè)計同樣會根據(jù)ADC是否有緩沖級而改變。沒有緩沖器的ADC需要使用額外的串聯(lián)電阻來處理輸入電荷反沖，它同樣會改善SFDR性能。圖1和圖2顯示了AD9625未緩沖和AD9680緩沖射頻采樣ADC的等效輸入電路簡化圖。為簡明起見，僅顯示單端輸入。