在傳統(tǒng)的數(shù)字電子系統(tǒng)或 IC 設(shè)計(jì)中，手工設(shè)計(jì)占了較大的比例。一般先按電子系統(tǒng)的具體功能要求進(jìn)行功能劃分，然后將每個(gè)電子模塊畫(huà)出真值表，用卡諾圖進(jìn)行手工邏輯簡(jiǎn)化，寫(xiě)出布爾表達(dá)式，畫(huà)出相應(yīng)的邏輯線路圖，再據(jù)此選擇元器件，設(shè)計(jì)電路板，最后進(jìn)行實(shí)測(cè)與調(diào)試。手工設(shè)計(jì)方法主要有以下缺點(diǎn)：復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難;由于無(wú)法進(jìn)行硬件系統(tǒng)功能仿真，如果某一過(guò)程存在錯(cuò)誤，查找和修改十分不便;設(shè)計(jì)過(guò)程中產(chǎn)生大量文檔，不易管理;對(duì)于 IC 設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過(guò)程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差;只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測(cè)。與之相比，EDA 技術(shù)的優(yōu)勢(shì)則顯而易見(jiàn)。 1. 用 HDL 對(duì)數(shù)字電子系統(tǒng)進(jìn)行抽象的行為與功能描述到具體的內(nèi)部線路結(jié)構(gòu)描述，從而可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證，保證設(shè)計(jì)過(guò)程的正確性，可以大大降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期。 2.EDA 工具之所以能夠完成各種自動(dòng)設(shè)計(jì)過(guò)程，關(guān)鍵是有各類(lèi)庫(kù)的支持，如邏輯仿真時(shí)的模擬庫(kù)、邏輯綜合時(shí)的綜合庫(kù)、版圖綜合時(shí)的版圖庫(kù)、測(cè)試綜合時(shí)的測(cè)試庫(kù)等。 3. 某些 HDL 語(yǔ)言也是文檔型的語(yǔ)言（如 VHDL），極大地簡(jiǎn)化設(shè)計(jì)文檔的管理。 4.EDA 技術(shù)中最為令人矚目的功能，即最具現(xiàn)代電子設(shè)計(jì)技術(shù)特征的功能是日益強(qiáng)大的邏輯設(shè)計(jì)仿真測(cè)試技術(shù)。這極大地提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。 5. 傳統(tǒng)的電子設(shè)計(jì)方法至今沒(méi)有任何標(biāo)準(zhǔn)規(guī)范加以約束，因此，設(shè)計(jì)效率低，系統(tǒng)性能差，開(kāi)發(fā)成本高，市場(chǎng)競(jìng)爭(zhēng)能力小。 EDA 技術(shù)的設(shè)計(jì)語(yǔ)言是標(biāo)準(zhǔn)化的，不會(huì)由于設(shè)計(jì)對(duì)象的不同而改變;它的開(kāi)發(fā)工具是規(guī)范化的，EDA 軟件平臺(tái)支持任何標(biāo)準(zhǔn)化的設(shè)計(jì)語(yǔ)言;它的設(shè)計(jì)成果是通用性的，IP 核具有規(guī)范的接口協(xié)議。良好的可移植與可測(cè)試性，為系統(tǒng)開(kāi)發(fā)提供了可靠的保證。 6.EDA 技術(shù)最大的優(yōu)勢(shì)就是能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。 7.EDA 不但在整個(gè)設(shè)計(jì)流程上充分利用計(jì)算機(jī)的自動(dòng)設(shè)計(jì)能力，在各個(gè)設(shè)計(jì)層次上利用計(jì)算機(jī)完成不同內(nèi)容的仿真模擬，而且在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對(duì)硬件系統(tǒng)進(jìn)行完整的測(cè)試。而傳統(tǒng)的設(shè)計(jì)方法，如單片機(jī)仿真器的使用僅僅只能在最后完成的系統(tǒng)上進(jìn)行局部的軟件仿真調(diào)試，在整個(gè)設(shè)計(jì)的中間過(guò)程是無(wú)能為力的。四、電子設(shè)計(jì)自動(dòng)化技術(shù)的展望目前，現(xiàn)代集成電路技術(shù)的發(fā)展使以現(xiàn)場(chǎng)可編程門(mén)陣列為代表的大容量可編程邏輯器件的等效門(mén)數(shù)迅速提高，其規(guī)模直逼標(biāo)準(zhǔn)門(mén)陣列，達(dá)到了系統(tǒng)集成的水平。特別是進(jìn)入 20 世紀(jì) 90 年代后，隨著 CPLD、FPGA 等現(xiàn)場(chǎng)可編程邏輯器件的逐漸興起，VHDL、 Verilog 等通用性好、移植性強(qiáng)的硬件描述語(yǔ)言的普及，ASIC 技術(shù)的不斷完善，EDA 技術(shù)在現(xiàn)代數(shù)字系統(tǒng)和微電子技術(shù)應(yīng)用中起著越來(lái)越重要的作用。從通常意義上來(lái)說(shuō)，現(xiàn)代電子系統(tǒng)的設(shè)計(jì)已經(jīng)再也離不開(kāi) EDA 技術(shù)的幫助了。

?