電子發(fā)燒友網>電子資料下載>電子資料>使用集成降壓直流/直流模塊實現低 EMI 的高密度、高效電源轉換

使用集成降壓直流/直流模塊實現低 EMI 的高密度、高效電源轉換

2416104 2022-11-24 | pdf | 279.52KB | 次下載 | 免費

資料介紹

隨著電子設備集成度和數量的增加，設計人員一直面臨著提高效率同時降低成本、尺寸和電磁干擾 (EMI) 的壓力。雖然電源的功率密度和效率有所提高，但設計人員現在還面臨著為異構處理架構開發(fā)多軌電源解決方案的挑戰(zhàn)，這些架構可能混合了 ASIC、DSP、FPGA 和微控制器。隨著電子設備集成度和數量的增加，設計人員一直面臨著提高效率同時降低成本、尺寸和電磁干擾 (EMI) 的壓力。雖然電源的功率密度和效率有所提高，但設計人員現在還面臨著為異構處理架構開發(fā)多軌電源解決方案的挑戰(zhàn)，這些架構可能混合了 ASIC、DSP、FPGA 和微控制器。降壓 DC/DC 轉換器傳統上用于為此類架構供電，但隨著電源軌數量的增加，使用帶有控制 IC 和內部或外部功率 MOSFET 以及外部電感器的傳統分立式降壓 DC/DC 轉換器和電容器——可能既復雜又耗時。相反，設計人員可以使用具有多軌和可編程時序的獨立降壓 DC/DC 轉換器模塊，以更好地控制 EMI、產生的熱量更少和占用空間更小。降壓 DC/DC 轉換器傳統上用于為此類架構供電，但隨著電源軌數量的增加，使用帶有控制 IC 和內部或外部功率 MOSFET 以及外部電感器的傳統分立式降壓 DC/DC 轉換器和電容器——可能既復雜又耗時。相反，設計人員可以使用具有多軌和可編程時序的獨立降壓 DC/DC 轉換器模塊，以更好地控制 EMI、產生的熱量更少和占用空間更小。在介紹獨立降壓 DC/DC 模塊的概念之前，本文將回顧嵌入式設計的電源系統需求，并討論各種方法以及設計人員需要考慮的事項。然后，它將使用來自在介紹獨立降壓 DC/DC 模塊的概念之前，本文將回顧嵌入式設計的電源系統需求，并討論各種方法以及設計人員需要考慮的事項。然后，它將使用來自Monolithic Power SystemsMonolithic Power Systems的示例設備來簡要回顧設計人員需要牢記的設計和布局注意事項，以最大限度地發(fā)揮這些模塊的性能優(yōu)勢。的示例設備來簡要回顧設計人員需要牢記的設計和布局注意事項，以最大限度地發(fā)揮這些模塊的性能優(yōu)勢。為什么嵌入式系統需要很多電源軌為什么嵌入式系統需要很多電源軌5G 基站等嵌入式設計旨在支持智能手機和智能連接設備在家庭和工業(yè)自動化、自動駕駛汽車、醫(yī)療保健和智能可穿戴設備等應用中不斷增長的數據量需求。此類基站通常使用 48 伏輸入電源，由 DC/DC 轉換器降壓至 24 伏或 12 伏，然后進一步降壓至從 3.3 伏到小于 1 伏的許多子軌，為 ASIC、FPGA 供電、DSP 等器件在基帶處理階段。通常，電源軌需要對啟動和關閉進行排序，這進一步增加了設計人員電源系統的復雜性。5G 基站等嵌入式設計旨在支持智能手機和智能連接設備在家庭和工業(yè)自動化、自動駕駛汽車、醫(yī)療保健和智能可穿戴設備等應用中不斷增長的數據量需求。此類基站通常使用 48 伏輸入電源，由 DC/DC 轉換器降壓至 24 伏或 12 伏，然后進一步降壓至從 3.3 伏到小于 1 伏的許多子軌，為 ASIC、FPGA 供電、DSP 等器件在基帶處理階段。通常，電源軌需要對啟動和關閉進行排序，這進一步增加了設計人員電源系統的復雜性。以5G基站為例，單靠傳統CPU已經無法滿足處理需求。但是，將加速卡與 FPGA 結合使用具有系統可重構性、靈活性、開發(fā)周期短、高度并行計算和低延遲等優(yōu)點。但 FPGA 電源的可用空間正在縮小，電源軌性能要求也很復雜（圖 1）：以5G基站為例，單靠傳統CPU已經無法滿足處理需求。但是，將加速卡與 FPGA 結合使用具有系統可重構性、靈活性、開發(fā)周期短、高度并行計算和低延遲等優(yōu)點。但 FPGA 電源的可用空間正在縮小，電源軌性能要求也很復雜（圖 1）：輸出電壓偏移：電壓軌的輸出電壓偏差必須小于±3%，設計時應留有足夠的余量。通過優(yōu)化控制回路來增加帶寬并確保其穩(wěn)定性，應謹慎應用和設計去耦電容器。輸出電壓偏移：電壓軌的輸出電壓偏差必須小于±3%，設計時應留有足夠的余量。通過優(yōu)化控制回路來增加帶寬并確保其穩(wěn)定性，應謹慎應用和設計去耦電容器。單調啟動：所有電壓軌的啟動必須單調上升，設計應防止輸出電壓回到其啟動值。單調啟動：所有電壓軌的啟動必須單調上升，設計應防止輸出電壓回到其啟動值。輸出電壓紋波：在穩(wěn)態(tài)運行中，所有電壓軌（模擬電壓軌除外）的輸出電壓紋波不得超過 10 毫伏 (mV)。輸出電壓紋波：在穩(wěn)態(tài)運行中，所有電壓軌（模擬電壓軌除外）的輸出電壓紋波不得超過 10 毫伏 (mV)。