本文檔的主要內(nèi)容詳細介紹的是FPGA讀寫SDRAM的實例和SDRAM的相關(guān)文章及一些SDRAM控制器設(shè)計論文主要包括了:FPGA讀寫SDRAM的實例，SDRAM控制器核心介紹，系列SDRAM數(shù)據(jù)手冊，SDRAM的原理和時序，SDRAM控制器，動態(tài)隨即存儲器SDRAM模塊功能簡介，基于FPGA的SDRAM控制器的設(shè)計和實現(xiàn)，一種簡易SDRAM控制器的設(shè)計方法

　　具有Avalon∈接口的SDRAM控制器核心提供了到片外SDRAM的Avalon內(nèi)存映射（Avalon-MM）接口。SDRAM控制器允許設(shè)計者在Altera∈設(shè)備中創(chuàng)建自定義系統(tǒng)，這些系統(tǒng)很容易連接到SDRAM芯片。SDRAM控制器支持PC100規(guī)范中描述的標(biāo)準(zhǔn)SDRAM。

　　SDRAM通常用于需要大量易失性存儲器的成本敏感的應(yīng)用程序。雖然SDRAM相對便宜，但是需要控制邏輯來執(zhí)行刷新操作、開行管理以及其他延遲和命令序列。SDRAM控制器連接到一個或多個SDRAM芯片，并處理所有SDRAM協(xié)議要求。在設(shè)備內(nèi)部，核心提供一個Avalon-MM從端口，該從端口作為線性存儲器（平面地址空間）顯示給Avalon-MM主外圍設(shè)備。

　　內(nèi)核可以訪問具有不同數(shù)據(jù)寬度（8、16、32或64位）、各種存儲器大小和多個芯片選擇的SDRAM子系統(tǒng)。Avalon-MM接口是延遲感知的，允許流水線傳輸讀取。核心可以選擇性地與其他片外Avalon-MM三態(tài)設(shè)備共享其地址和數(shù)據(jù)總線。這個特性在I/O管腳有限的系統(tǒng)中很有價值，但是除了SDRAM之外，還必須連接到多個存儲器芯片。