CN0143 AD5640和AD5660 分別是AD5620的14位和16位版本。 AD5446 是AD5443的14位版本。 圖1所示電路采用+5 V單電源供電，并使用電壓輸出DAC AD5620。DAC的輸入由一個(gè)SPI端口控制。DAC的輸出擺幅為0 V至+5 V。DAC片內(nèi)基準(zhǔn)電壓源(+2.5 V)用來設(shè)置AD8042差分驅(qū)動(dòng)器電路的共模電壓。該基準(zhǔn)電壓源的溫度系數(shù)為5 ppm/°C。V?端的輸出是以+2.5 V共模電壓為中心的反向DAC輸出。反饋網(wǎng)絡(luò)和U2-B迫使V+端的電壓與V?端的電壓相位相差180°。該驅(qū)動(dòng)器輸入端和輸出端的波形如圖2所示。差分輸出限制在各電源軌的大約30 mV范圍內(nèi)；因此，如果DAC在這些區(qū)間工作，將會(huì)發(fā)生一定的削波。 圖2. 圖1電路在100 kSPS更新速率時(shí)的VIN、V+和V? 圖3所示電路也采用+5 V單電源供電，并使用電流輸出DAC AD5443，其IOUT2引腳接+2.5 V，VREF引腳接地。4.096 V精密基準(zhǔn)電壓源ADR444 和一個(gè)分壓器網(wǎng)絡(luò)，用來產(chǎn)生該DAC IOUT2引腳所用的+2.5 V電壓以及輸出驅(qū)動(dòng)器級(jí)所用的+3.75 V共模電壓。 圖3. 用于電流輸出DAC AD5443的差分驅(qū)動(dòng)器 在這些條件下，U2-A的輸出擺幅為+2.5 V至+5 V。該驅(qū)動(dòng)器的差分輸出限制在正電源軌的大約30 mV范圍內(nèi)；因此，如果DAC在該區(qū)間工作，將會(huì)發(fā)生一定的削波。圖4顯示圖3的輸出驅(qū)動(dòng)器級(jí)對應(yīng)的輸入和輸出波形。 圖4. 圖3電路在100 kSPS更新速率時(shí)的VIN、V+和V? 該單端差分轉(zhuǎn)換器級(jí)的帶寬典型值為10 MHz。不過，最大輸出頻率由DAC更新速率控制，AD5620為125 kSPS，AD5443為2.5 MSPS。根據(jù)采樣原理，最大輸出頻率約為最大更新速率的三分之一。 為了使本文所討論的電路達(dá)到理想的性能，必須采用出色的布局、接地和去耦技術(shù)（請參考教程MT-031和教程MT-101）。 CN0143 CN0143 利用運(yùn)算放大器AD8042構(gòu)建用于電壓輸出和電流輸出DAC的單端差分轉(zhuǎn)換器 采用單端信號(hào)走線時(shí)，來自信號(hào)源的一條導(dǎo)線貫穿于整個(gè)系統(tǒng)，直至數(shù)據(jù)采集接口。所測量的電壓為信號(hào)與地的差值。遺憾的是，因?yàn)榻拥刈杩共豢赡芙^對為0，所以“地”在不同的地方可能具有不同的電平。這樣，使用單端信號(hào)走線就可能導(dǎo)致誤差，特別是當(dāng)信號(hào)走線較長，且地電流含有較大數(shù)字瞬變時(shí)。單端信號(hào)走線對噪聲拾取敏感，因?yàn)樗鼤?huì)起到天線的作用，拾取電活動(dòng)的噪聲。對于單端輸入，無法區(qū)分信號(hào)與干擾噪聲，大部分接地和噪聲問題都通過差分信號(hào)技術(shù)來解決。 采用差分信號(hào)走線時(shí)，兩條信號(hào)線從信號(hào)源接到數(shù)據(jù)采集接口，這就可以解決單端連接所引起的上述問題。發(fā)送接地層與接收接地層之間的噪聲充當(dāng)一個(gè)共模信號(hào)，因而得以大大衰減。使用雙絞線會(huì)使噪聲拾取表現(xiàn)為共模信號(hào)，它在接收端也會(huì)大大衰減。差分傳輸還有一個(gè)優(yōu)勢，即差分信號(hào)的幅度是等效單端信號(hào)的兩倍，因此噪聲抗擾度更高。 本文所述電路是一個(gè)差分驅(qū)動(dòng)器；經(jīng)過調(diào)整后，它既可用于電壓輸出DAC，也可用于電流輸出DAC。該驅(qū)動(dòng)器基于雙通道運(yùn)算放大器AD8042，配置為交叉耦合差分驅(qū)動(dòng)器。AD8042具有一個(gè)軌到軌輸出級(jí)和一個(gè)輸入級(jí)，輸出級(jí)在任一電源軌的30 mV范圍內(nèi)工作，輸入級(jí)則可在負(fù)電源（本電路中為地）以下200 mV和正電源的1 V范圍內(nèi)工作。此外，AD8042具有160 MHz帶寬和快速建立時(shí)間，堪稱輸出驅(qū)動(dòng)器的理想選擇。 電壓輸出DAC為nanoDAC?系列的12位AD5620。它內(nèi)置一個(gè)5 ppm/°C片內(nèi)基準(zhǔn)電壓源，采用8引腳SOT-23或MSOP封裝。電流輸出DAC為12位AD5443，它采用10引腳MSOP封裝。 針對從工業(yè)CMOS DAC產(chǎn)生差分信號(hào)的應(yīng)用，這兩個(gè)電路代表一種高性價(jià)比、低功耗、小尺寸解決方案。兩個(gè)電路均采用+5 V單電源供電。 圖1. 用于電壓輸出DAC AD5620的差分驅(qū)動(dòng)器 CN0143 CN0143 | circuit note and reference circuit info 利用運(yùn)算放大器AD8042構(gòu)建用于電壓輸出和電流輸出DAC的單端差分轉(zhuǎn)換器 | Analog Devices 采用單端信號(hào)走線時(shí)，來自信號(hào)源的一條導(dǎo)線貫穿于整個(gè)系統(tǒng)，直至數(shù)據(jù)采集接口。所測量的電壓為信號(hào)與地的差值。遺憾的是，因?yàn)榻拥刈杩共豢赡芙^對為0，所以“地”在不同的地方可能具有不同的電平。這樣，使用單端信號(hào)走線就可能導(dǎo)致誤差，特別是當(dāng)信號(hào)走線較長，且地電流含有較大數(shù)字瞬變時(shí)。單端信號(hào)走線對噪聲

• 單端轉(zhuǎn)差分
• 消除噪聲和共模誤差
• 采用單電源實(shí)現(xiàn)軌到軌輸出

(analog)