【高速PCB設計】高速信號插入損耗性能優(yōu)化分析

在某單板開發(fā)工作中，高速信號線非常多，為了保證單板的EMI性能，在PCB布線中，盡可能保證信號線走內部信號層，防止因為過多表層高速信號線產(chǎn)生的EMC問題...

2022-10-20 標簽：PCBemc高速信號 6k 0

測試點對高速信號質量的影響

至于會不會影響信號質量就要看加測試點的方式和信號到底多快而定。基本上外加的測試點（不用在線既有的穿孔(via or DIP pin)當測試點）能加在在線...

2022-09-16 標簽：pcb過沖高速信號 3.9k 0

使用Idelay對接收端時序進行補救

同樣，為了減小相同參考時鐘下Idelay2與IDELAYCTRL 的FPGA內部走線延時，必須使用IODELAY_GROUP將它們綁定在一起，使用方法參...

2022-08-20 標簽：fpga串行通信高速信號 6.5k 0

時鐘Buffer出的100M算不算高速信號？

當高速信號需要管控的時候，考慮到阻抗不匹配反射對信號質量的影響，針對本例來看，需要對鏈路中的過孔和SMT連接器進行阻抗優(yōu)化處理，來減少阻抗突變對信號質量的影響。

2022-08-16 標簽：連接器時鐘smt 3.6k 0

針對鏈路的線長部分如何管控？

鏈路高速信號比較短，很好解決。問題是隨著產(chǎn)品的多樣化與復雜化，鏈路的高速信號線長經(jīng)常性超長，這個時候就得用上Active MUX或Repeater來提高...

2022-08-16 標簽：中繼器復用器高速信號 2.4k 0

常見的阻抗突變有哪些？這些突變會對信號產(chǎn)生什么影響呢？

之前有推導過，導線中的電子速度為1cm/s， 所以90°拐角不會影響電子速度。90°拐角彎曲處更多影響是線寬，造成容性突變，影響信號質量。

2022-08-15 標簽：連接器串聯(lián)電感高速信號 7.3k 0

高速通信PCB的過孔優(yōu)化解決方案

滿負荷運行時的功耗為93W，其額定電壓為0.9V，那么其最大電流為103A。我們知道，實際上流經(jīng)PCB 上的電流是與銅箔的截面積有關的，即銅箔的厚度乘以線寬。

2022-07-06 標簽：pcb信號完整性高速信號 3.4k 0

PCB設計基本問題的方法和技巧

電源分配是任何電氣設計中的關鍵要素。所有的組件都依靠電源來發(fā)揮其功能。根據(jù)您的設計，某些元件可能具有較好的電源連接，而在同一塊板上的某些元件可能具有較差...

2022-04-12 標簽：pcb模數(shù)轉換器高速信號 5.8k 0

高速信號選擇走線層的方法

表層走線與內層走線更為規(guī)范的說法應該是微帶線與帶狀線。兩種走線方式因為介質和參考面不同，會存在比較明顯的差異。

2020-12-19 標簽：高速信號走線層 7.8k 0

PCB設計建議 PCB疊層結構

晶體盡量靠近主控放置，晶體的負載電容靠近管腳放置；晶體走線盡量短且走在表層，避免打孔換層。

2021-02-19 標簽：Layoutadas高速信號 5.8k 0

超過100MHz的高頻電源紋波超標是否會影響高速信號產(chǎn)生干擾

高速先生經(jīng)常被問到這樣的問題：信號速率早已達到了Gbps的量級，為何電源仿真報告里的PDN阻抗（如下圖示紅色曲線，橫坐標的單位是MHz）大部分還只看到1...

2021-03-21 標簽：高速信號PDN電源紋波 8.8k 0