完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > amd
提供最新的AMD公司產(chǎn)品和技術(shù),最活躍的AMD工程師社區(qū)
文章:5478個 瀏覽:140091次 帖子:29個
U50的AMD Vivado Design Tool flow設(shè)置
AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design To...
借助PerfXCloud和dify開發(fā)代碼轉(zhuǎn)換器
隨著深度學(xué)習(xí)與高性能計算的迅速發(fā)展,GPU計算的廣泛應(yīng)用已成為推動技術(shù)革新的一股重要力量。對于GPU編程語言的選擇,CUDA和HIP是目前最為流行的兩種...
2025-02-25 標(biāo)簽:轉(zhuǎn)換器amd代碼 1.6k 0
AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真
AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時,按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中使能了“In...
AMD正式推出Kira K24系統(tǒng)模塊(SOM)
近日,AMD正式推出了Kira K24系統(tǒng)模塊(SOM)、KD240驅(qū)動器入門套件,尺寸極小,能效極高,非常適合對成本非常敏感的工業(yè)和商業(yè)邊緣應(yīng)用。
AMD Vitis?設(shè)計工具中的Libraries新功能介紹
AMD Vitis? 2023.2 設(shè)計工具是 Vitis 設(shè)計工具變化較大的一個版本,設(shè)計流程和界面都發(fā)生了變化。
2024-05-29 標(biāo)簽:amd 1.6k 0
AMD -Xilinx FPGA功耗優(yōu)化設(shè)計簡介
仔細(xì)檢查一下設(shè)計中的PLL,是不是可以把兩個PLL整合為一個;或者是否可以對時鐘頻率做一些“整合”,盡量減少時鐘頻率數(shù)量,從而省去一個PLL。如果可以,...
2023-11-12 標(biāo)簽:amdFPGA設(shè)計存儲器 1.6k 0
RDNA 3架構(gòu)的CU單元進(jìn)行了全新設(shè)計,之前每個CU單元包含著64個流處理器,在RNDA 3上,所有CU單元中的流處理器都可以在一個周期內(nèi)執(zhí)行2個指令...
多功能變色和溫度響應(yīng)型隱形眼鏡監(jiān)測并治療潛在眼疾
由于缺乏必要的診斷和監(jiān)測方法,眼科診療需求顯得比以往任何時候都更加迫切。
2023-11-20 標(biāo)簽:amd 1.5k 0
AMD FPGA在配置了適當(dāng)?shù)膯幽J胶?,上電即會按該模式去加載配置文件。以7系列FPGA為例,假設(shè)設(shè)置模式引腳M[2:0]=3’b001,上電后FPG...
在Vivado中構(gòu)建自定義AXI4-Stream FIR濾波器IP 1
AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能,我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的...
目前AMD的GPU 分為兩個截然不同的產(chǎn)品領(lǐng)域,一個是針對游戲的,另一個是用于超級計算機(jī)、大數(shù)據(jù)分析和機(jī)器學(xué)習(xí)系統(tǒng)的。
AMD Versal系列FPGA NoC網(wǎng)絡(luò)技術(shù)案例分享
平均通信效率低:SoC中采用基于獨占機(jī)制的總線架構(gòu),其各個功能模塊只有在獲得總線控制權(quán)后才能和系統(tǒng)中其他模塊進(jìn)行通信;從整體來看,一個模塊取得總線仲裁權(quán)...
AWS可以很方便創(chuàng)建ARM64環(huán)境,使用openEuler AMI創(chuàng)建EC2實例,c6g.xlarge 規(guī)格完全可以滿足Rancher的部署需求。
使用Zynq平臺進(jìn)行嵌入式軟件和FPGA設(shè)計時有哪些挑戰(zhàn)
本文介紹了在AMD Xilinx Zynq平臺上實現(xiàn)嵌入式軟件和FPGA設(shè)計的集成工作流程,使用Simulink進(jìn)行Zynq模型設(shè)計,以及使用HDL協(xié)同...
AMD MicroBlaze中通過AXI Timer獲取時間戳
硬件的Vivado Block design設(shè)計中,添加AXI Timer
2023-06-08 標(biāo)簽:amdMicroBlazeTimer 1.5k 0
AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)
在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC ...
AMD準(zhǔn)備了一臺裝備八核RyzenCPU、AM4主板、單個Vega顯卡的PC。在發(fā)布會的最后幾分鐘,AMD在這臺電腦上運行4K《星球大戰(zhàn):前線》——游戲...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |