完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12961個(gè) 瀏覽:637140次 帖子:8006個(gè)
【信號(hào)完整性】地彈噪聲對(duì)信號(hào)完整性的影響
本文結(jié)合某單板(下文中統(tǒng)一稱M單板)FPGA調(diào)試過(guò)程中發(fā)現(xiàn)地彈噪聲造成某重要時(shí)鐘信號(hào)劣化從而導(dǎo)致單板業(yè)務(wù)丟包的故障,來(lái)談下如何最大程度地降低地彈噪聲對(duì)單...
2022-10-25 標(biāo)簽:fpga信號(hào)完整性地彈 3.4k 0
FPGA:擅長(zhǎng)多通道或高速AD采集、接口拓展、高速信號(hào)傳輸、高速數(shù)據(jù)并行處理等。
1.GPU加速:GPU是一種多核處理器,GPU起初是用來(lái)進(jìn)行圖形處理任務(wù)的,經(jīng)過(guò)長(zhǎng)時(shí)間的發(fā)展,GPU的發(fā)展是日趨復(fù)雜的,而且針對(duì)不同的領(lǐng)域也有不同。
2022-10-25 標(biāo)簽:fpga數(shù)據(jù)gpu 2.1k 0
ARM+FPGA架構(gòu)有什么優(yōu)勢(shì)?
FPGA端功能 a)將測(cè)試數(shù)據(jù)(0x00 ~ 0xFF)寫入FIFO。 b)從FIFO讀出數(shù)據(jù),按行與幀的方式、1024 x 512的分辨率,通過(guò)CSI...
目前主流的FPGA仍是基于查找表技術(shù)的,已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能,并且整合了常用功能(如RAM、時(shí)鐘管理和DSP)的硬核(ASIC型)模塊。如圖...
2022-10-25 標(biāo)簽:fpga可編程邏輯芯片結(jié)構(gòu) 3k 0
最近幾年,F(xiàn)PGA這個(gè)概念越來(lái)越多地出現(xiàn)。例如,比特幣挖礦,就有使用基于FPGA的礦機(jī)。還有,之前微軟表示,將在數(shù)據(jù)中心里,使用FPGA“代替”CPU,...
組合邏輯電路的特點(diǎn)是輸入的變化直接反映了輸出的變化,其輸出的狀態(tài)僅取決于輸入的當(dāng)前狀態(tài),與輸入、輸出的原始狀態(tài)無(wú)關(guān)。如果從電路結(jié)構(gòu)上來(lái)講,組合邏輯電路是...
FPGA物理約束-網(wǎng)表約束CLOCK_DEDICATED_ROUTE
Vivado工具在編譯時(shí)通常會(huì)自動(dòng)識(shí)別設(shè)計(jì)中的時(shí)鐘網(wǎng)絡(luò),并將其分配到專用的時(shí)鐘布局布線資源中。
2022-10-24 標(biāo)簽:fpga圖像數(shù)據(jù)時(shí)鐘網(wǎng)絡(luò) 5.5k 0
有想法把最近看到關(guān)于FPGA相關(guān)的(名詞)概念做個(gè)總結(jié),解釋內(nèi)容主要來(lái)自其他博客,我只加部分個(gè)人理解,做個(gè)拾荒者,撿其重點(diǎn),作為摘錄,文末羅列參考資料。
目前,大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的, 而 SRAM 單元中的數(shù)據(jù)掉電就會(huì)丟失,因此系統(tǒng)上電后,必須要由配置電路將正確的配置數(shù)據(jù)加載到 S...
基于FPGA實(shí)現(xiàn)多路UART/SPI通信系統(tǒng)
本次的設(shè)計(jì)為多路UART/SPI通信系統(tǒng),可以實(shí)現(xiàn)一對(duì)多的通信。系統(tǒng)可以運(yùn)行在UART模式,也可以運(yùn)行在SPI模式。我選擇這一課題的原因主要是目前我所在...
2022-10-24 標(biāo)簽:fpga通信系統(tǒng)SPI 1.8k 0
可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀(jì)70年代,是在專用集成電路(ASIC)的基礎(chǔ)上發(fā)展起來(lái)的一種新...
安裝流程很簡(jiǎn)單,需要注意的就是要關(guān)閉或退出殺毒軟件或xx管家,電腦用戶名和安裝路徑不要有中文和空格。
推薦一款基于RISC-V MCU的開(kāi)源SoC平臺(tái)
無(wú)劍100是阿里旗下芯片公司平頭哥(T-Head)推出的一款基于RISC-V MCU的開(kāi)源SoC平臺(tái)。
FPGA全稱是Field-Programmable Gate Array,即現(xiàn)場(chǎng)可編程門陣列。
時(shí)序分析是FPGA設(shè)計(jì)中永恒的話題,也是FPGA開(kāi)發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái),先介紹時(shí)序分析中的一些基本概念。
2022-10-21 標(biāo)簽:fpga時(shí)序分析時(shí)鐘信號(hào) 4.9k 0
FPGA 芯片整體架構(gòu)如下所示,大體按照時(shí)鐘域劃分的,即根據(jù)不同的工藝、器件速度和對(duì)應(yīng)的時(shí)鐘進(jìn)行劃分。
內(nèi)置AES的FPGA確保系統(tǒng)設(shè)計(jì)安全的關(guān)鍵
嵌入式系統(tǒng)很容易成為黑客、安全漏洞和惡意攻擊的犧牲品,除非在系統(tǒng)設(shè)計(jì)中納入有效的安全性。今天,安全性是一個(gè)更大的問(wèn)題,因?yàn)樾碌膶S屑夹g(shù)和有價(jià)值的知識(shí)產(chǎn)權(quán)...
在某FPGA系統(tǒng)中,對(duì)電源系統(tǒng)進(jìn)行調(diào)試,在同樣的測(cè)試條件下,發(fā)現(xiàn)其中有一塊板相對(duì)其它的板功耗總偏大,進(jìn)而對(duì)其進(jìn)行調(diào)試分析。
基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì)
TL6678ZH-EVM開(kāi)發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP,以及Xilinx Zynq...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |