完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12962個 瀏覽:637182次 帖子:8006個
PYNQ-Z2 是基于 Xilinx ZYNQ-7000 FPGA 的平臺,除繼承了傳統(tǒng) ZYNQ 平 臺的強大處理性能外,還兼容 Arduino 接口...
對于希望在邊緣的推理處理器上實施人工智能 (AI) 算法的設(shè)計人員來說,他們正不斷面臨著降低功耗并縮短開發(fā)時間的壓力,即使在處理需求不斷增加的情況下也是...
在數(shù)字系統(tǒng)設(shè)計中,我們傳統(tǒng)上都認為,應(yīng)該對所有的觸發(fā)器設(shè)置一個主復(fù)位,這樣將大大方便后續(xù)的測試工作。
雖然 FPGA 可使用 Verilog 或 VHDL 等低層次硬件描述語言 (HDL) 來編程,但現(xiàn)在已有多種高層次綜合 (HLS) 工具可以采用以 C...
當以太網(wǎng)接口的速率提升到100G以上后,用傳統(tǒng)FPGA來實現(xiàn)對應(yīng)的數(shù)據(jù)處理時,一定會遇到總線效率的問題。本文就分享團隊對大位寬高速數(shù)據(jù)處理時采用的分段總...
如何在應(yīng)用程序中實現(xiàn) IDELAY 功能
IO 靈活性是FPGA 最大的優(yōu)點之一。如果我們設(shè)計的 PCB 信號走線不完美,IO的靈活性使我們能夠?qū)R進入設(shè)備的高速數(shù)據(jù),幫助我們擺脫困境。
2022-10-12 標簽:fpgaIO應(yīng)用程序 2.3k 0
數(shù)字硬件建模SystemVerilog篇OpenFPGA介紹
專用的RTL程序。Always_ff、always_comb和always_latch專用always程序塊的行為與通用always程序塊相同,但會施加...
‘could not find ARM’ 是JTAG的問題,一般Vivado自動下載驅(qū)動,若有需要安裝驅(qū)動,安裝即可。下圖就是JTAG。
基于FPGA的SEA開發(fā)板的飛機大戰(zhàn)游戲
系統(tǒng)硬件由 SEA 開發(fā)板(型號 xc7s25ftgb196-1)、游戲手柄拓展板和 HDMI 顯示屏組成。FPGA 讀取按鍵和搖桿的狀態(tài),來控制游戲顯...
基于FPGA實現(xiàn)各種設(shè)計的首要前提是理解并掌握數(shù)字的表示方法,計算機中的數(shù)字表示方法有兩種:定點數(shù)表示法和浮點數(shù)表示方法。
如何在應(yīng)用程序中實現(xiàn) IDELAY 功能
可以在下面看到整體仿真延遲比較小,無法看到該級別延遲的影響。然而,隨著仿真執(zhí)行不同的測試,我們將看到控制信號和抽頭值發(fā)生變化。
真隨機數(shù)發(fā)生器在FPGA上的吞吐量技術(shù)解析
TRNG評估的早期方法包括收集隨機數(shù)據(jù)并運行一系列統(tǒng)計測試,如NIST和DIEHARD測試。這種黑盒子方法的一個主要缺陷是所有PRNG即使產(chǎn)生完全確定性...
2022-10-09 標簽:fpga隨機數(shù)發(fā)生器csdn 2.4k 1
即一個Licence只能用于一臺電腦使用。全功能版與教育版的主要區(qū)別在于支持的器件型號不同,教育版僅支持較小規(guī)模的器件,全功能版支持高云的所有PFGA器件。
2022-10-09 標簽:fpgaUSB接口FPGA設(shè)計 5.9k 0
AXI總線在FPGA設(shè)計中使用越來越頻繁,但初學(xué)的同學(xué)經(jīng)常會因為對協(xié)議的理解不夠深入,寫出來的代碼經(jīng)常會出現(xiàn)死鎖等問題,對FPGA設(shè)計與調(diào)試帶來很多不必...
系統(tǒng)架構(gòu)確定,下一步就是FPGA與各組成器件之間互聯(lián)的問題了。通常來說,CPU和FPGA的互聯(lián)接口,主要取決兩個要素。
CLB可配置邏輯塊是指實現(xiàn)各種邏輯功能的電路,是xilinx基本邏輯單元。下圖給出了一個 SLICEM 的內(nèi)部結(jié)構(gòu)。
介紹一下使用FPGA實現(xiàn)低延遲的成像系統(tǒng)
當我們與圖像sensor對接時,我們通常會以不同的格式接收圖像,例如 MIPI 、并行接口,在我們接收視頻之前,我們需要先配置sensor按照我們的需求...
基于使用FPGA實現(xiàn)低延遲的成像系統(tǒng)
上面的架構(gòu)是比較通用的架構(gòu),官方也有例程可以參考,但是上面架構(gòu)多了一個VDMA,這就導(dǎo)致視頻傳輸?shù)臅r候有1到幾幀的延遲,這對于低延遲、高分辨率的情形肯定...
2022-10-08 標簽:fpgaasic成像系統(tǒng) 4.1k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |