完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12963個(gè) 瀏覽:637168次 帖子:8006個(gè)
圖像是用各種觀測(cè)系統(tǒng)以不同形式和手段觀測(cè)客觀世界而獲得的,可以直接或間接作用于人眼進(jìn)而產(chǎn)生視知覺(jué)的實(shí)體。
2022-07-22 標(biāo)簽:fpga程序視頻信號(hào)處理 969 0
引言:7系列FPGA具有多個(gè)時(shí)鐘路由資源,以支持各種時(shí)鐘方案和要求,包括高扇出、短傳播延遲和極低的偏移。
2022-07-22 標(biāo)簽:fpgapcb時(shí)鐘緩沖器 1.1k 0
Xilinx 7系列FPGA架構(gòu)之時(shí)鐘路由資源介紹
7系列FPGA擁有豐富的時(shí)鐘資源。各種緩沖器類型、時(shí)鐘輸入管腳和時(shí)鐘連接,可以滿足許多不同的應(yīng)用需求。選擇合適的時(shí)鐘資源可以改善布線、性能和一般FPGA...
2022-07-22 標(biāo)簽:fpga時(shí)鐘緩沖器buffer 4k 0
機(jī)器學(xué)習(xí)技術(shù)和FPGA的聯(lián)系
最早的ML應(yīng)用實(shí)現(xiàn)是軟件導(dǎo)向的,并對(duì)CPU和GPU產(chǎn)生了巨大影響。但CPU和GPU面臨的挑戰(zhàn)在于其巨大的功耗——即使對(duì)于數(shù)據(jù)中心來(lái)說(shuō)也是這樣?!叭藗?cè)囍?..
2022-07-22 標(biāo)簽:fpga數(shù)據(jù)中心機(jī)器學(xué)習(xí) 1.4k 0
FPGA工程師是如何實(shí)現(xiàn)復(fù)雜系統(tǒng)設(shè)計(jì)的
為了在越來(lái)越復(fù)雜的系統(tǒng)設(shè)計(jì)中,F(xiàn)PGA工程師之間保持高效溝通和工作推進(jìn),這就需要找到一個(gè)適合的設(shè)計(jì)方法論。目標(biāo)是通過(guò)在設(shè)計(jì)團(tuán)隊(duì)之間建立一個(gè)通用的方法來(lái)提...
如何在FPGA中實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)
在5G無(wú)線、衛(wèi)星通信、雷達(dá)探測(cè)、航天測(cè)控等復(fù)雜系統(tǒng)設(shè)計(jì)中,F(xiàn)PGA工程師扮演著重要角色。
2022-07-22 標(biāo)簽:fpga工程師系統(tǒng)設(shè)計(jì) 1.6k 0
Laplacian算子的硬件實(shí)現(xiàn)及結(jié)果
使用Laplacian算子濾波是將模板與圖像做卷積運(yùn)算,然后將得到的結(jié)果取絕對(duì)值后,再進(jìn)行防治溢出(灰度值大于255)處理。所以在用硬件實(shí)現(xiàn)Laplac...
在FPGA研發(fā)及學(xué)習(xí)過(guò)程中,有一個(gè)關(guān)鍵步驟就是下板實(shí)現(xiàn),做硬件“硬現(xiàn)”很重要,一般來(lái)說(shuō)用JTAG口比較常見(jiàn)一些,因此相信肯定有些大俠遇到過(guò)JTAG口失靈...
驗(yàn)證中的FPGA原型驗(yàn)證 FPGA原型設(shè)計(jì)面臨的挑戰(zhàn)是什么?
什么是FPGA原型?? FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過(guò)將RTL移植到現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)驗(yàn)證專門應(yīng)用的集成電路(ASIC),專用標(biāo)...
2022-07-19 標(biāo)簽:fpgaasic原型設(shè)計(jì) 2.5k 0
詳解SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)
本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開(kāi)始,最詳細(xì)操作步驟,最直白的言語(yǔ)描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業(yè)學(xué)生、初...
使用PCAM和Display Port添加IP內(nèi)核展示FPGA處理圖像的能力
在這個(gè)項(xiàng)目中,我們將探索使用 PCAM(FMC擴(kuò)展板) 和 Display Port 建立和運(yùn)行圖像處理。然后,我們可以添加圖像處理 IP 內(nèi)核以進(jìn)一步...
本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開(kāi)始,最詳細(xì)操作步驟,最直白的言語(yǔ)描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業(yè)學(xué)生、初...
今天給大俠帶來(lái)基于FPGA的以太網(wǎng)控制器(MAC)設(shè)計(jì),由于篇幅較長(zhǎng),分三篇。今天帶來(lái)第三篇,下篇,程序的仿真與測(cè)試和總結(jié)。話不多說(shuō),上貨。
如何用FPGA技術(shù)實(shí)現(xiàn)基本的視頻信號(hào)處理
今天給大俠帶來(lái)基于FPGA的數(shù)字視頻信號(hào)處理器設(shè)計(jì),由于篇幅較長(zhǎng),分三篇。今天帶來(lái)第三篇,下篇,程序測(cè)試與運(yùn)行。話不多說(shuō),上貨。
今天給大俠帶來(lái)的是一周掌握FPGA Verilog HDL 語(yǔ)法,今天開(kāi)啟第二天。上一篇提到了整數(shù)型以及參數(shù)型,此篇我們繼續(xù)來(lái)看變量以及后續(xù)其他內(nèi)容,結(jié)...
2022-07-18 標(biāo)簽:fpga變量Verilog HDL 2.6k 0
今天給大俠帶來(lái)的是一周掌握FPGA Verilog HDL 語(yǔ)法,今天開(kāi)啟第一天,下面咱們廢話就不多說(shuō)了,一起來(lái)看看吧。
解析FPGA從SPI Flash啟動(dòng)配置數(shù)據(jù)時(shí)的地址問(wèn)題
fpga 上電時(shí),默認(rèn)是從 flash 的 0x00 地址開(kāi)始讀數(shù)據(jù)。
IIC協(xié)議驅(qū)動(dòng)設(shè)計(jì)
本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開(kāi)始,最詳細(xì)操作步驟,最直白的言語(yǔ)描述,手把手的“傻瓜式”講解,讓電子、信息、通信類專業(yè)學(xué)生、初...
fpga 上電時(shí),默認(rèn)是從 flash 的 0x00 地址開(kāi)始讀數(shù)據(jù)。如 UG470 文檔 page144 描述
2022-07-15 標(biāo)簽:fpga寄存器數(shù)據(jù) 3.1k 0
如何開(kāi)始做可編程邏輯設(shè)計(jì)的架構(gòu)?
高效的架構(gòu)和實(shí)現(xiàn)應(yīng)盡可能利用供應(yīng)商的現(xiàn)有IP核。確定可以在整個(gè)體系結(jié)構(gòu)中重用的模塊也是明智的,例如控制算法或通信總線。我的設(shè)計(jì)中有3個(gè)FPGA需要構(gòu)建,...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |