完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637339次 帖子:8006個(gè)
高速數(shù)模轉(zhuǎn)換器AD9712B/13B的結(jié)構(gòu)功能和電路設(shè)計(jì)應(yīng)用
在為線性調(diào)頻的雷達(dá)視頻目標(biāo)產(chǎn)生模擬信號(hào)的過程中,為了得到高質(zhì)量的視頻模擬信號(hào),其前端通常采用數(shù)字信號(hào)處理或DSP+FPGA的結(jié)構(gòu)來設(shè)計(jì),然后經(jīng)過數(shù)模轉(zhuǎn)換...
2020-07-20 標(biāo)簽:dspfpga數(shù)模轉(zhuǎn)換器 2.1k 0
DSP和FPGA的特點(diǎn)比較及如何進(jìn)行方案選擇,示例分析
數(shù)字信號(hào)處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展,為我們?cè)O(shè)計(jì)數(shù)字電路提供了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。...
基于定點(diǎn)DSP系列ADSP2181芯片實(shí)現(xiàn)通用多DSP目標(biāo)系統(tǒng)的設(shè)計(jì)
隨著大規(guī)模集成電路水平的發(fā)展,以數(shù)字信號(hào)處理器(Digital Signal Process,DSP)為基礎(chǔ)的實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)正在迅速發(fā)展,現(xiàn)已廣泛...
基于FPGA技術(shù)實(shí)現(xiàn)圖像增強(qiáng)數(shù)據(jù)的仿真實(shí)驗(yàn)分析
Xilinx的Vivado中集成的圖像增強(qiáng)(Image Enhancement)IP可以有效降低圖像噪聲并增強(qiáng)圖像邊緣。該IP使用了2D濾波方式,可以在...
如何使用OpenCL輕松實(shí)現(xiàn)FPGA應(yīng)用編程
實(shí)現(xiàn)這一編程思想的轉(zhuǎn)變,是因?yàn)?FPGA 借助 OpenCL 實(shí)現(xiàn)了編程,程序員只需要通過 C/C++ 添加適當(dāng)?shù)?pragma 就能實(shí)現(xiàn) FPGA 編...
2020-07-16 標(biāo)簽:fpgagpu深度學(xué)習(xí) 7.4k 0
FPGA和ASIC、DSP及ARM有什么不一樣,有哪些應(yīng)用優(yōu)勢(shì)
ASIC 是 Application Specific Integrated Circuit 的英文縮寫,是一種為專門目的而設(shè)計(jì)的集成電路。ASIC 設(shè)...
基于FPGA器件實(shí)現(xiàn)異步FIFO讀寫系統(tǒng)的設(shè)計(jì)
異步 FIFO 讀寫分別采用相互異步的不同時(shí)鐘。在現(xiàn)代集成電路芯片中,隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大,一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘,多時(shí)鐘域帶來的一個(gè)問題就是,如...
FPGA和SoC在設(shè)計(jì)中面臨小尺寸和低成本挑戰(zhàn),如何解決
工業(yè)電子產(chǎn)品的發(fā)展趨勢(shì)是更小的電路板尺寸、更時(shí)尚的外形和更具成本效益。由于這些趨勢(shì),電子系統(tǒng)設(shè)計(jì)人員必須降低印刷電路板(PCB)的尺寸和成本。使用現(xiàn)場(chǎng)可...
2020-07-16 標(biāo)簽:fpga轉(zhuǎn)換器soc 1.4k 0
基于FPGA和高速ADC實(shí)現(xiàn)多通道通用信號(hào)處理平臺(tái)的設(shè)計(jì)方案
新型多通道通用信號(hào)處理平臺(tái)主要包括高速AD芯片、Xilinx最新UltraScale系列FPGA和TI的多核DSP,原理框圖如圖1所示。其中FPGA和高...
基于FPGA器件實(shí)現(xiàn)CNN加速系統(tǒng)的硬件設(shè)計(jì)
隨著近些年深度學(xué)習(xí)的迅速發(fā)展和廣泛的應(yīng)用,卷積神經(jīng)網(wǎng)絡(luò)(CNN)已經(jīng)成為檢測(cè)和識(shí)別領(lǐng)域最好的方法,它可以自動(dòng)地從數(shù)據(jù)集中學(xué)習(xí)提取特征,而且網(wǎng)絡(luò)層數(shù)越多,...
2020-07-15 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)深度學(xué)習(xí) 3.4k 0
基于XC6SLX16-2CSG-324型FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)
記(n0,k0,m)為卷積碼編碼器,該編碼器共有2k0×m個(gè)狀態(tài),Viterbi譯碼器必須具備同樣的2k0×m個(gè)狀態(tài)發(fā)生器,且每個(gè)狀態(tài)必須有一個(gè)存儲(chǔ)路徑...
基于現(xiàn)場(chǎng)可編程門陣列器件實(shí)現(xiàn)ADS-B解交織系統(tǒng)的設(shè)計(jì)
廣播式自動(dòng)相關(guān)監(jiān)視(Automatic Dependent Surveillance-Broadcast,ADS-B)作為國(guó)際民航組織(Internat...
基于FPGA芯片EP3C40Q240C8實(shí)現(xiàn)多普勒展寬系統(tǒng)的設(shè)計(jì)
作為一種新興的核技術(shù), 正電子湮沒譜學(xué)用于缺陷研究,取得了不少成果。正電子湮沒譜學(xué)研究空位型缺陷是基于湮沒輻射所帶出的電子密度和電子動(dòng)量密度的信息。多普...
基于FPGA可編程邏輯器件實(shí)現(xiàn)智能交通車輛識(shí)別檢測(cè)系統(tǒng)的設(shè)計(jì)
智能交通系統(tǒng)是將先進(jìn)的信息技術(shù)、移動(dòng)通信技術(shù)和計(jì)算機(jī)技術(shù)應(yīng)用在交通網(wǎng)絡(luò),建設(shè)一種全方位的、實(shí)時(shí)準(zhǔn)確的綜合運(yùn)輸和管理系統(tǒng),實(shí)現(xiàn)道路交通和機(jī)動(dòng)車輛的自動(dòng)化管...
2020-07-14 標(biāo)簽:fpga移動(dòng)通信攝像頭 1.9k 0
基于FPGA的SPI總線傳輸技術(shù)提供更好的選擇和可行方案
SPI(Serial peripheral interface——串行設(shè)備接口)是摩托羅拉公司推出的一種同步串行通信接口。用于MCU和外圍擴(kuò)展芯片之間的...
基于Virtex6系列FPGA和DSP處理器實(shí)現(xiàn)高速光纖接口板卡的設(shè)計(jì)
新一代移動(dòng)通信技術(shù)5G通信正在如火如荼的推進(jìn)當(dāng)中,5G相比4G帶來了數(shù)據(jù)流量和傳輸速率的大幅度提升,其典型用戶數(shù)據(jù)速率將提升10~100倍,峰值速率可達(dá)...
基于Cyclone IV系列FPGA實(shí)現(xiàn)X射線采集傳輸系統(tǒng)的設(shè)計(jì)
本文設(shè)計(jì)的X射線采集傳輸系統(tǒng)的硬件框圖如圖1所示。圖像采集與傳輸系統(tǒng)的硬件包含三個(gè)部分,X射線探測(cè)器模塊、FPGA數(shù)據(jù)采集模塊和千兆以太網(wǎng)RGMII數(shù)據(jù)...
2020-07-14 標(biāo)簽:傳感器fpga模數(shù)轉(zhuǎn)換器 3k 0
基于XILINX的V5系列FPGA實(shí)現(xiàn)數(shù)據(jù)通信平臺(tái)的設(shè)計(jì)
傳統(tǒng)的數(shù)據(jù)鏈存在著誤碼率高、衰落大、干擾嚴(yán)重等問題,即使采用高效的信息壓縮編碼技術(shù)仍難以滿足高光譜、激光雷達(dá)、合成孔徑雷達(dá)等一系列高分載荷數(shù)據(jù)傳輸?shù)膸?..
采用LabVIEW FPGA的數(shù)據(jù)傳輸技術(shù)可確保數(shù)據(jù)傳輸?shù)姆€(wěn)定性與可靠性
西安某汽車電子有限公司生產(chǎn)的XLM油泵支架產(chǎn) 品功能測(cè)試臺(tái)設(shè)計(jì)中,有一項(xiàng)針對(duì)高度阻值(TSG)的 功能測(cè)試。該測(cè)試內(nèi)容要求阻值電壓采樣與液位高度進(jìn) 行一...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |