完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12965個 瀏覽:637357次 帖子:8006個
直接時鐘控制技術(shù)方案應(yīng)用于存儲器中的設(shè)計及實現(xiàn)
大多數(shù)存儲器接口都是源同步接口,從外部存儲器器件傳出的數(shù)據(jù)和時鐘/ 選通脈沖是邊沿對齊的。在 Virtex-4 器件采集這一數(shù)據(jù),需要延遲時鐘/ 選通脈...
利用QuartusⅡ開發(fā)工具實現(xiàn)6路PWM輸出接口的設(shè)計
在許多嵌入式系統(tǒng)的實際應(yīng)用中,需要擴展FP-GA(現(xiàn)場可編程門陣列)模塊,將CPU實現(xiàn)有困難或?qū)崿F(xiàn)效率低的部分用FPGA實現(xiàn),如數(shù)字信號處理、硬件數(shù)字濾...
基于NIOS處理器實現(xiàn)A/D數(shù)據(jù)采集電路的控制接口邏輯設(shè)計
在FPGA系統(tǒng)中,實現(xiàn)對外部A/D數(shù)據(jù)采集電路的控制接口邏輯,由于其邏輯功能不是很復雜,因此可采用自定義的方式。采用這種方法進行設(shè)計有兩種途徑。①從軟件...
2020-04-11 標簽:處理器fpga數(shù)據(jù)采集 1.2k 0
采用FPGA與嵌入式CPU大容量數(shù)據(jù)存儲實現(xiàn)航空視頻采集記錄系統(tǒng)設(shè)計
在航空視頻采集記錄系統(tǒng)中,攝像頭把載機任務(wù)系統(tǒng)的實時畫面視頻數(shù)據(jù)按預定格式組幀,通過LVDS信號總線傳輸給視頻采集模塊;經(jīng)過視頻采集模塊對LVDS信號電...
在輸入信號轉(zhuǎn)換數(shù)字數(shù)據(jù)之后,必須傳輸它們到DSP或ASIC/FPGA進行處理。流行的全差分輸出信號傳輸是方便的。全差分的輸出信號通過兩條對稱線給出和吸收...
利用FPGA作為接口芯片實現(xiàn)DSP到SDRAM的數(shù)據(jù)存取
在DSP應(yīng)用系統(tǒng)中,需要大量外擴存儲器的情況經(jīng)常遇到。例如,在數(shù)碼相機和攝像機中,為了將現(xiàn)場拍攝的諸多圖片或圖像暫存下來,需要將DSP處理后的數(shù)據(jù)轉(zhuǎn)移到...
采用WISHBONE總線有效地解決IP核可移植性、設(shè)計復用問題
清華大學嵌入式微處理器芯片設(shè)計為國家重點863項目,單芯片多處理器設(shè)計為項目的一個延伸。單芯片多處理器是提高處理器性能的有效途徑,具有低耦合度、粗粒度并...
開關(guān)穩(wěn)壓器的工作是產(chǎn)生穩(wěn)定化的輸出電壓,以便使其作為負載(其他設(shè)備)的電源。因此,輸出特性的評估理所當然就成為主要事項。
2020-04-05 標簽:fpga示波器開關(guān)穩(wěn)壓器 5.1k 0
確定了主時鐘和衍生時鐘后,再看各個時鐘是否有交互,即clka產(chǎn)生的數(shù)據(jù)是否在clkb的時鐘域中被使用。
對于FPGA調(diào)試,主要以Intel FPGA為例,在win10 Quartus ii 17.0環(huán)境下進行仿真和調(diào)試,開發(fā)板類型EP4CE15F17。
信號在FPGA器件中通過邏輯單元連線時,一定存在延時。延時的大小不僅和連線的長短和邏輯單元的數(shù)目有關(guān),而且也和器件的制造工藝、工作電壓、溫度等有關(guān)。
Xilinx-7Series-FPGA高速收發(fā)器使用學習
FPGA內(nèi)部并行數(shù)據(jù)通過FPGATX Interface進入TX發(fā)送端,然后經(jīng)過PCS和PMA子層的各個功能電路處理之后,最終從TX驅(qū)動器中以高速串行數(shù)據(jù)輸出。
在FPGA芯片生產(chǎn)的時候就已經(jīng)寫死在芯片的eFuse寄存器中,具有不可修改的屬性,因為使用的是熔斷技術(shù)。
PYNQ全稱為Python Productivity for Zynq,即在Zynq全可編程ARM&FPGA融合處理架構(gòu)的基礎(chǔ)上,添加了對Python的支持。
FPGA設(shè)計有別于DSP和ARM系統(tǒng),相比之下較為靈活和自由。主要是設(shè)計構(gòu)思好專用管腳的電路,通用I/O的連接可以自身定義。因而,F(xiàn)PGA電路設(shè)計中會有...
2020-03-20 標簽:fpga 2.1k 0
基于FPGA器件和PCI9052芯片實現(xiàn)ARINC429數(shù)據(jù)接口卡的設(shè)計
在現(xiàn)代軍、民用飛機和導彈上,系統(tǒng)間需要傳輸大量信息,隨著數(shù)字技術(shù)的發(fā)展和微型電子計算機的出現(xiàn),越來越多的航空電子設(shè)備已經(jīng)采用航空數(shù)據(jù)總線進行通訊。其中A...
基于MILSTD1553B數(shù)據(jù)總線的通訊功能的實現(xiàn)方案研究
目前,隨著工藝和技術(shù)的進步,集成電路技術(shù)的發(fā)展已經(jīng)使得在一個芯片上集成一個可編程系統(tǒng)(Programmable System ON a Chip,PSO...
2020-03-19 標簽:fpga操作系統(tǒng)總線 2.9k 0
基于ISA總線技術(shù)實現(xiàn)多路DDS同步和IQ正交輸出的信號源設(shè)計
直接數(shù)字式頻率合成器以其極高的頻率分辨率、極短的頻率轉(zhuǎn)換時間、相位精確可調(diào)、設(shè)備結(jié)構(gòu)簡單、易集成、體積小及成本低等優(yōu)點,在高分辨雷達系統(tǒng)、寬帶擴頻通信系...
基于PEX8311芯片和FPGA器件實現(xiàn)高速圖像數(shù)據(jù)系統(tǒng)的設(shè)計
圖像采集和處理技術(shù)在機器視覺和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛。隨著高速的PCI Express(PCIE)總線的出現(xiàn),基于PCIE接口的高速數(shù)據(jù)采集卡將...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |