完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12965個 瀏覽:637369次 帖子:8006個
大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的, 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失,因此系統(tǒng)上電后,必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM...
ESIstream IP–簡化確定性數(shù)據(jù)序列化的設(shè)計
當(dāng)使用現(xiàn)代寬帶數(shù)據(jù)轉(zhuǎn)換器時,管理產(chǎn)生的高速串行數(shù)據(jù)流是一個巨大的挑戰(zhàn)。ESIstream 是一個開源的串行數(shù)據(jù)接口協(xié)議,成本極低,支持多種 FPGA 架...
2019-07-01 標簽:fpga數(shù)據(jù)轉(zhuǎn)換器串行數(shù)據(jù)接口 3.5k 0
采用FPGA對VGA圖形控制器的Verilog設(shè)計方法
VGA(視頻圖形陣列)作為一種標準的顯示接口得到廣泛的應(yīng)用。依據(jù)VGA顯示原理,介紹了利用FPGA實現(xiàn)對VGA圖形控制器的Verilog設(shè)計方法。詳細描...
近期在研究FPGA System Planner的過程中,發(fā)現(xiàn)在調(diào)用原理圖符號時需要指定一個原理圖器件庫,而本人設(shè)計中使用的FPGA符號與之前創(chuàng)建的不太...
管腳是FPGA重要的資源之一,F(xiàn)PGA的管腳分別包括,電源管腳,普通I/O,配置管腳,時鐘專用輸入管腳GCLK等。
“使用FPGA的好處在于,它基本上是由軟件定義的硬件。因此,系統(tǒng)設(shè)計人員可以在軟件芯片中編程,并且當(dāng)該軟件下載到FPGA,代碼變成可根據(jù)需要重新編程的實...
Vivado HLS--Xilinx FPGA設(shè)計人員工具箱中最有價值的工具
我們變得很安逸,不是嗎?工程師們都不喜歡冒險和失去控制。我之前曾經(jīng)說過這個,但我自2011年以來就一直都沒有用C/C++手工編寫過一個DSP的功能。
Xilinx 已經(jīng)形成一個聯(lián)盟成員的全球生態(tài)系統(tǒng),可提供各種平臺、庫和設(shè)計服務(wù)幫助全球設(shè)計團隊充分利用在其 OpenCL、C 和 C++ 應(yīng)用中基于 F...
Virtex UltraScale FPGA VCU108 評估套件是最理想的開發(fā)平臺
該 套件經(jīng)過優(yōu)化,可支持 Virtex UltraScale FPGA 迅速對應(yīng)用進行原型設(shè)計,功能包括:Virtex UltraScale VU095...
賽靈思的 SDAccel 開發(fā)環(huán)境為 FPGA 提供軟件應(yīng)用設(shè)計流程
在 FPGA 設(shè)計方面,設(shè)計人員能夠為運行特定工作負載開發(fā)自己的處理架構(gòu)。FPGA 的一大重要優(yōu)勢就是能夠根據(jù)特定系統(tǒng)需求定制架構(gòu),但這不利于 FPGA...
通過自動化提高生產(chǎn)率至關(guān)重要的因素是具有確定時間行為的連接性,以及全廠范圍內(nèi)的兼容性。以太網(wǎng)工業(yè)級交換機硬件以及協(xié)議棧軟件在這一細分市場增長率最高,因為...
Ryft 公司在本次展會上展示了他們的 Ryft ONE 產(chǎn)品(具有超快速、簡單易用、可擴展的 FPGA 加速平臺),該數(shù)據(jù)分析平臺可以應(yīng)用在數(shù)據(jù)中心等...
2019-08-01 標簽:fpga 1.4k 0
基于Virtex UltraScale FPGA的成本及功耗優(yōu)化型銅線互連解決方案
連接您的服務(wù)器與架頂式交換機的方式中,與采用傳統(tǒng)光學(xué)連接相比,銅線兼具成本及功耗優(yōu)化的優(yōu)勢。您是否對采用更具成本效益的 25G 銅線連接更感興趣。
FPGA簡介及初學(xué)者如何挑選FPGA開發(fā)板
值得注意的一點時,當(dāng)完成設(shè)計,想通過板載的仿真器下載編譯完成的文件時,會使用到另一個MicroUSB接口的COM口,與USB轉(zhuǎn)串口的方式不同,需要區(qū)別對...
和 JESD204B 一樣,存在對更快、更密集光纖的需求。使用光纖排帶的器件能讓部件的尺寸最小。因為 FMC+ 的空間能立即支持 24 路全雙工光纖鏈路...
2019-07-30 標簽:fpga光纖嵌入式設(shè)計 3.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |