完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個 瀏覽:637340次 帖子:8006個
FPGA之流水線練習(xí)4:實(shí)現(xiàn)4輸入的乘法運(yùn)算
流水線是人和機(jī)器的有效組合,最充分體現(xiàn)設(shè)備的靈活性,它將輸送系統(tǒng)、隨行夾具和在線專機(jī)、檢測設(shè)備有機(jī)的組合,以滿足多品種產(chǎn)品的輸送要求。輸送線的傳輸方式有...
FPGA之流水線練習(xí)5:實(shí)現(xiàn)4輸入的乘法運(yùn)算
流水線工作方式可節(jié)約工廠生產(chǎn)成本,可一定程度上節(jié)約生產(chǎn)工人數(shù)量,實(shí)現(xiàn)一定程度的自動化生產(chǎn),前期投入不大,回報(bào) 率高。
CPU與FPGA通過異步接口信號實(shí)現(xiàn)通信
FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元,可配置邏輯塊,數(shù)字時(shí)鐘管理模塊,嵌入式塊RAM,布線資源,內(nèi)嵌專用硬核,底層內(nèi)嵌功能單元。由于FPGA具有布...
FIFO隊(duì)列不對報(bào)文進(jìn)行分類,當(dāng)報(bào)文進(jìn)入接口的速度大于接口能發(fā)送的速度時(shí),F(xiàn)IFO按報(bào)文到達(dá)接口的先后順序讓報(bào)文進(jìn)入隊(duì)列,同時(shí),F(xiàn)IFO在隊(duì)列的出口讓報(bào)...
FPGA之流水線練習(xí)(2):設(shè)計(jì)思路
流水線安裝時(shí)工作地的排列要符合工藝路線,當(dāng)工序具有兩個以上工作地時(shí),要考慮同一工序工作地的排列方法。一般當(dāng)有兩個或兩個以上偶數(shù)個同類工作地時(shí),要考慮采用...
流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5—6個不同功能的電路單元組成一條指令處理流水線,然后將一條X86指令分成5—6步后再由這些電路...
FPGA之異步練習(xí)2:接口時(shí)序參數(shù)
異步時(shí)序電路是指電路中除以使用帶時(shí)鐘的觸發(fā)器外,還可以使用不帶時(shí)鐘的觸發(fā)器和延遲元件作為存儲元件;電路中沒有統(tǒng)一的時(shí)鐘;電路狀態(tài)的改變由外部輸入的變化直接引起。
FPGA之FIFO練習(xí)3:設(shè)計(jì)思路
根據(jù)FIFO工作的時(shí)鐘域,可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時(shí)鐘和寫時(shí)鐘為同一個時(shí)鐘。在時(shí)鐘沿來臨時(shí)同時(shí)發(fā)生讀寫操作。異步...
三態(tài)電路可提供三種不同的輸出值:邏輯“0”,邏輯“1”和高阻態(tài)。高阻態(tài)主要用來將邏輯門同系統(tǒng)的其他部分加以隔離。例如雙向I/O電路和共用總線結(jié)構(gòu)中廣泛應(yīng)...
FIFO隊(duì)列具有處理簡單,開銷小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類型,采用盡力而為的轉(zhuǎn)發(fā)模式,使對時(shí)間敏感的實(shí)時(shí)應(yīng)用(如VoIP)的延遲得不到保證,關(guān)鍵業(yè)務(wù)...
FPGA之FIFO練習(xí)1:設(shè)計(jì)思路
FIFO隊(duì)列具有處理簡單,開銷小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類型,采用盡力而為的轉(zhuǎn)發(fā)模式,使對時(shí)間敏感的實(shí)時(shí)應(yīng)用(如VoIP)的延遲得不到保證,關(guān)鍵業(yè)務(wù)...
用代碼實(shí)現(xiàn)數(shù)字時(shí)鐘功能及進(jìn)行modelsim仿真
ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化...
異步雙方不需要共同的時(shí)鐘,也就是接收方不知道發(fā)送方什么時(shí)候發(fā)送,所以在發(fā)送的信息中就要有提示接收方開始接收的信息,如開始位,同時(shí)在結(jié)束時(shí)有停止位。
正點(diǎn)原子FPGA之基礎(chǔ)外設(shè):程序設(shè)計(jì)
正點(diǎn)原子FPGA開發(fā)板配套視頻
2019-09-06 標(biāo)簽:fpga設(shè)計(jì)程序 3k 0
FPGA之軟核演練篇:緊耦合指令或數(shù)據(jù)存儲端口
緊耦合就是模塊或者系統(tǒng)之間關(guān)系太緊密,存在相互調(diào)用。緊耦合系統(tǒng)的缺點(diǎn)在于更新一個模塊的結(jié)果導(dǎo)致其它模塊的結(jié)果變化,難以重用特定的關(guān)聯(lián)模塊。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |