完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637285次 帖子:8006個(gè)
在FPGA高速AD采集設(shè)計(jì)中的PCB布線解決方案淺析
在FPGA高速AD采集設(shè)計(jì)中,PCB布線差會產(chǎn)生干擾。今天小編為大家介紹一些布線解決方案。
我知道,我對與電子有關(guān)的所有事情都很著迷,但不論從哪個(gè)角度看,今天的現(xiàn)場可編程門陣列(FPGA),都顯得“鶴立雞群”,真是非常棒的器件。如果在這個(gè)智能時(shí)...
隨著科技發(fā)展,如今安防領(lǐng)域的典型解決方案已經(jīng)變?yōu)閿?shù)字高清攝像頭+POE以太網(wǎng)/無線網(wǎng)橋+RAID硬盤錄像機(jī)/云存儲的方案。最近一兩年,嵌入式設(shè)備的運(yùn)算能...
淺析Intel FPGA DSP Builder系統(tǒng)級設(shè)計(jì)
一段時(shí)間以來,MathWorks一直主張使用Matlab和Simulink開發(fā)工具進(jìn)行基于模型的設(shè)計(jì),因?yàn)楹玫脑O(shè)計(jì)技術(shù)使您能夠在更短的時(shí)間內(nèi)開發(fā)更高質(zhì)量...
今天發(fā)布一個(gè)Vivado 下固化 FLASH的壓縮和提高加載速度的技巧和方法。這個(gè)方法對于需要快速加載程序的場合特別有用比如PCIE 需要滿足200MS...
FPGA電路設(shè)計(jì)時(shí)需要考慮的問題淺析
在設(shè)計(jì)可編程門陣列(FPGA)電路時(shí),必須極端重視電源問題,從而使最終產(chǎn)品能在所有可能的條件下無缺陷工作并處于最優(yōu)狀態(tài)。FPGA 電路電源有兩項(xiàng)需考慮的...
2019-05-31 標(biāo)簽:FPGA電路設(shè)計(jì) 3.2k 0
基于直方圖算法的FPGA設(shè)計(jì)架構(gòu)
直方圖統(tǒng)計(jì)在圖像增強(qiáng)和目標(biāo)檢測領(lǐng)域有重要應(yīng)用,比如直方圖均衡,梯度直方圖。直方圖的不同種類和統(tǒng)計(jì)方法請見之前的文章。本章就是用FPGA來進(jìn)行直方圖的計(jì)算...
隨著FPGA在數(shù)據(jù)中心加速和Smart NIC在SDN和NFV領(lǐng)域的廣泛應(yīng)用,基于以太網(wǎng)接口的FPGA開發(fā)板越來越受到關(guān)注。而更高速率的以太網(wǎng)接口技術(shù)則...
FPGA設(shè)計(jì)編程技巧與編程經(jīng)驗(yàn)分享
在數(shù)字系統(tǒng)設(shè)計(jì)中, FPGA 設(shè)計(jì)已成為數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域中的重要方式之一, 在電子、通信等領(lǐng)域得到了廣泛應(yīng)用。本文以V er ilog HDL 為例, ...
2019-08-13 標(biāo)簽:fpga 3.1k 0
基于FPGA的雷達(dá)中/視頻數(shù)據(jù)采集記錄系統(tǒng)設(shè)計(jì)詳解
隨著科學(xué)技術(shù)的飛速發(fā)展,在軍事、航空航天和測試及測量等領(lǐng)域,人們對數(shù)據(jù)采集系統(tǒng)的采樣精度、采樣率和存儲量等指標(biāo)提出了更高的要求。傳統(tǒng)的采集器件使用起來很...
2019-03-01 標(biāo)簽:FPGA 2.1k 0
毫無疑問,隨著無線基礎(chǔ)設(shè)施發(fā)展到5G,它將變得更加普遍,并與我們?nèi)粘I畹姆椒矫婷嫱耆跒橐惑w。它將支持我們更高的帶寬需求,并擴(kuò)展到更多設(shè)備和應(yīng)用場景。
VCCINT:核心工作電壓,PCI Express (PCIe) 硬核IP 模塊和收發(fā)器物理編碼子層(PCS) 電源。一般電壓都很低,目前常用的FPGA...
Xilinx 7系列FPGA內(nèi)置ADC XADC獲取模擬信號
XADC內(nèi)部可以直接獲取芯片結(jié)溫和FPGA的若干供電電壓(7系列不包括VCCO),用于監(jiān)控FPGA內(nèi)部狀況。同時(shí)提供了17對差分管腳,其中一對專用的模擬...
FPGA電源系統(tǒng)設(shè)計(jì)師面臨的設(shè)計(jì)復(fù)雜性和不確定性根源淺析
如果設(shè)計(jì)師可以在開發(fā)過程早期就滿足基于FPGA的設(shè)計(jì),提出的功耗要求和約束條件,那么在系統(tǒng)的最終實(shí)現(xiàn)階段就能形成極具競爭力的優(yōu)勢。然而,根據(jù)整個(gè)技術(shù)文獻(xiàn)...
2019-02-25 標(biāo)簽:FPGA 1.1k 0
一種能夠顯著提升客制化FPGA原型板驗(yàn)證效率的創(chuàng)新方法淺析
隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高,驗(yàn)證作業(yè)變成了瓶頸:占了整個(gè)SoC研發(fā)過程中70% 的時(shí)間。因此,任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證...
硬件工程師人人都有學(xué)會用FPGA的權(quán)利和需求
我們身處的信息時(shí)代是基于0、1的數(shù)字世界,數(shù)字邏輯就像建房的鋼筋水泥一樣重要。作為一個(gè)硬件工程師 - 任何一個(gè)從事實(shí)際產(chǎn)品研發(fā)的工程師,你不會幸運(yùn)到買到...
一款基于DSP內(nèi)核處理器的FPGA驗(yàn)證實(shí)現(xiàn)設(shè)計(jì)
ARM通用CPU及其開發(fā)平臺,是近年來較為流行的開發(fā)平臺之一,而由ARM+DSP的雙核體系結(jié)構(gòu),更有其獨(dú)特的功能特點(diǎn):由ARM完成整個(gè)體系的控制和流程操...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |