完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12965個(gè) 瀏覽:637258次 帖子:8006個(gè)
許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA,原因是FPGA有大量的專用DSP以及block RAM資源,可以用于實(shí)現(xiàn)并行和流水線算法。因此,通常情況下,F(xiàn)PGA都...
FPGA時(shí)序的基本概念,RTL項(xiàng)目的設(shè)計(jì)探索
盡管工程師們很清楚已有 FPGA 工具的參數(shù)設(shè)置,但是很多時(shí)候并沒(méi)有完全把這些設(shè)置的功能發(fā)揮出來(lái)。一般而言,這些設(shè)置只有在設(shè)計(jì)無(wú)法達(dá)到時(shí)序要求的時(shí)候才會(huì)...
數(shù)字圖像是怎么通過(guò)模擬轉(zhuǎn)為數(shù)字的?
還記得數(shù)字電路上對(duì)應(yīng)的實(shí)驗(yàn)都是VHDL的實(shí)驗(yàn)嗎?數(shù)字電路告訴我們各種數(shù)字邏輯:非或與異。這些邏輯讓我們能夠通過(guò)底層的邏輯來(lái)實(shí)現(xiàn)各種復(fù)雜的處理邏輯。還記得...
相信你一定還記得擊敗了李世石和柯潔的谷歌阿爾法狗(AlphaGo),那你知道驅(qū)動(dòng)AlphaGo的是什么嗎? 如果你覺(jué)得AlphaGo和人相似,只不過(guò)是把...
基于Cyclone IV GX系列的FPGA的PCIe接口設(shè)計(jì)詳解
PCI Express(PCIe)是一種高性能互連協(xié)議,可應(yīng)用于網(wǎng)絡(luò)適配、圖形加速、服務(wù)器、大數(shù)據(jù)傳輸、嵌入式系統(tǒng)等領(lǐng)域。PCIe協(xié)議在軟件層上可兼容于...
本采集系統(tǒng)框圖如圖1所示,該系統(tǒng)由心音傳感器、信號(hào)預(yù)處理電路、A/D轉(zhuǎn)換電路以及PC等構(gòu)成。其中,信號(hào)預(yù)處理電路首先對(duì)心音信號(hào)進(jìn)行前級(jí)放大,然后經(jīng)過(guò)帶通...
賽靈思推出能提供FPGA設(shè)計(jì)工具和IP的ISE設(shè)計(jì)套件
賽靈思公司推出ISE設(shè)計(jì)套件11.1版本(ISE Design Suite 11.1)。這一FPGA設(shè)計(jì)解決方案在業(yè)界率先為邏輯、數(shù)字信號(hào)處理、嵌入式處...
2018-10-27 標(biāo)簽:fpga賽靈思數(shù)字信號(hào) 5.2k 0
由圖1可以看出,ADS8341完成一次轉(zhuǎn)換需要24個(gè)DCLK時(shí)鐘,其中在前8個(gè)時(shí)鐘的上升沿,DIN控制字輸入,控制字輸入完成后,在DCLK的上升沿時(shí)刻,...
2018-10-26 標(biāo)簽:電源FPGA轉(zhuǎn)換器 5.9k 0
LUT如何如何構(gòu)成邏輯函數(shù);2個(gè)LUT通過(guò)互連可以構(gòu)成7bit輸入,單bit輸出的邏輯。實(shí)現(xiàn)方式為兩個(gè)LUT的輸入信號(hào)A1,A2,A3,A4,A5,A6...
ARM是應(yīng)用,F(xiàn)PGA是芯片設(shè)計(jì),前者是軟件,后面是硬件,ARM就像單片機(jī),但是它本身的資源是生產(chǎn)廠家固定了的,可以把它看成一個(gè)比較優(yōu)秀的單片機(jī)來(lái)使用。
FPGA學(xué)習(xí)算法系列:彩色轉(zhuǎn)灰度
大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天我們來(lái)聊一聊FPGA學(xué)習(xí)中可以遇到的一些算法,今天就聊一聊彩色轉(zhuǎn)灰度的算法。 一、基礎(chǔ) 對(duì)于彩色轉(zhuǎn)灰度,有一個(gè)很著名...
2018-10-26 標(biāo)簽:FPGA 6.2k 0
以FPGA+DSP為基礎(chǔ)的RCM遠(yuǎn)控器研究詳解
為了遠(yuǎn)程對(duì)現(xiàn)場(chǎng)進(jìn)行設(shè)備管理和環(huán)境監(jiān)控,并簡(jiǎn)化現(xiàn)場(chǎng)監(jiān)控設(shè)備,有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開(kāi)發(fā)一款遠(yuǎn)程控制器,簡(jiǎn)稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場(chǎng)...
面向FPGA的電子系統(tǒng)級(jí) (ESL) 的新一代設(shè)計(jì)工具
邏輯設(shè)計(jì)領(lǐng)域正發(fā)生著根本變化,新一代設(shè)計(jì)工具能夠幫助軟件開(kāi)發(fā)者將其算法表達(dá)直接轉(zhuǎn)換成硬件,而無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)。這些工具及相關(guān)設(shè)計(jì)方法學(xué)一起被歸...
通過(guò)LPM_ROM模塊和VHDL語(yǔ)言為核心設(shè)計(jì)多功能信號(hào)發(fā)生器
以FPGA芯片為載體, 通過(guò)QuartusII 的LPM_ROM 模塊和VHDL 語(yǔ)言為核心設(shè)計(jì)一個(gè)多功 能信號(hào)發(fā)生器,根據(jù)輸入信號(hào)的選擇可以輸出遞增鋸...
在Vivado中新建IO Planning工程來(lái)初步引腳分配
在Vivado中新建IO Planning工程來(lái)初步引腳分配,這樣會(huì)大大提高開(kāi)發(fā)效率 在這里,你可以選擇最右側(cè)的開(kāi)發(fā)板型號(hào),也可以選擇Part,具體的...
基于循環(huán)前綴的非數(shù)據(jù)輔助估計(jì)算法研究與FPGA實(shí)現(xiàn)
提出了一種基于循環(huán)前綴的符號(hào)同步算法。此算法在最大似然估計(jì)的基礎(chǔ)上加以改進(jìn),簡(jiǎn)化了符號(hào)同步中相關(guān)運(yùn)算的判決方法,在保持同步效率的同時(shí),極大地節(jié)約了硬件資...
現(xiàn)在的FPGA里面有很多存儲(chǔ)資源,DSP(數(shù)字信號(hào)處理)資源,布線通道,I/O資源,當(dāng)然最根本的還是CLB(Configurable Logic Blo...
基于FPGA器件的內(nèi)塊存儲(chǔ)器資源功能驗(yàn)證方法設(shè)計(jì)詳解
可編程邏輯陣列(FPGA)由于其具有可編程、上市時(shí)間短、靈活性及高吞吐量等特性廣泛應(yīng)用于數(shù)字信號(hào)處理、接口電路控制、圖像處理及算法加速等領(lǐng)域,如在接口...
FPGA如何讓視頻編碼與AI非常簡(jiǎn)單的結(jié)合
Aupera是一家專注于視頻數(shù)據(jù)應(yīng)用的新一代系統(tǒng)解決方案的創(chuàng)業(yè)公司,Aupera資深A(yù)I工程師Narges Afsham博士接受LiveVideoSta...
CRC的計(jì)算過(guò)程 漢明距離如何計(jì)算呢
第六章的內(nèi)容在《移動(dòng)通信》課程中也有涉及,穿插著學(xué)習(xí)能夠加深記憶。我花了好長(zhǎng)時(shí)間的講解CRC的寄存器架構(gòu),總算讓大部分同學(xué)記住了,優(yōu)秀的同學(xué)后面還會(huì)通過(guò)...
2018-10-20 標(biāo)簽:FPGACRC數(shù)據(jù)通信 1.1萬(wàn) 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |