完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12962個(gè) 瀏覽:637221次 帖子:8006個(gè)
3G-SDI串行數(shù)字接口的特征性能及應(yīng)用實(shí)例分析
SDI接口是數(shù)字串行接口(serial digital interface)的首字母縮寫。 串行接口是把數(shù)據(jù)字的各個(gè)比特以及相應(yīng)的數(shù)據(jù)通過單一通道順序傳...
2019-01-02 標(biāo)簽:fpgapcb驅(qū)動(dòng)器 2.2萬 0
Virtex-5系統(tǒng)監(jiān)控器的安全管理解決方案
電信行業(yè)要求具有很高的服務(wù)可用性-正如你一拿起電話就希望聽到撥號音一樣。隨著寬帶服務(wù)提供商爭相進(jìn)入音頻和視頻領(lǐng)域(伴隨所謂的“三重播放”的展開),用戶期...
采用FPGA器件實(shí)現(xiàn)并行偵測多路可變長編碼
可變長編碼(VLC)是一種無損熵編碼,它廣泛應(yīng)用于多媒體信息處理等諸多領(lǐng)域。在H.261/263、MPEG1/2/3等國際標(biāo)準(zhǔn)中,VLC占有重要地位。V...
2019-04-24 標(biāo)簽:fpga解碼器數(shù)據(jù) 2.5k 0
用FPGA器件與VHDL語言實(shí)現(xiàn)曼徹斯特碼編解碼器的設(shè)計(jì)
曼徹斯特碼編碼、解碼器是1553B總線接口中不可缺少的重要組成部分。曼徹斯特碼編解碼器設(shè)計(jì)的好壞直接影響總線接口的性能。本文介紹的是MIL-STD-15...
通過采用FPGA器件設(shè)計(jì)一個(gè)Viterbi譯碼器
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí),它比其它概率譯碼算法效率...
采用FPGA器件實(shí)現(xiàn)DDS波形發(fā)生器的設(shè)計(jì)
DDS頻率合成器具有頻率分辨率高,輸出頻點(diǎn)多,可達(dá)2N個(gè)頻點(diǎn)(假設(shè)DDS相位累加器的字長是N);頻率切換速度快,可達(dá)us量級;頻率切換時(shí)相位連續(xù)的優(yōu)點(diǎn),...
采用FPGA技術(shù)的無損圖像壓縮系統(tǒng)實(shí)現(xiàn)方案
隨著信息技術(shù)的巨大革新,數(shù)據(jù)存儲(chǔ)和傳輸開始在人類生活中變得越來越重要,數(shù)據(jù)壓縮技術(shù)因而應(yīng)運(yùn)而生,它不僅能減少數(shù)據(jù)存儲(chǔ)所需的空間還可以緩解傳輸帶寬的壓力。...
基于FPGA二維離散小波變換核的實(shí)時(shí)可重構(gòu)系統(tǒng)的設(shè)計(jì)及仿真
這個(gè)項(xiàng)目旨在利用JBits實(shí)時(shí)可重構(gòu)系統(tǒng)完成一個(gè)基于二維離散小波變換核的全面設(shè)計(jì)過程 ,這包括仿真 ,調(diào)試 ,以及搭建 硬件與可重構(gòu)計(jì)算平臺(tái)的接口。 J...
采用Verilog HDL語言與DDS技術(shù)實(shí)現(xiàn)SPWM控制算法的FPGA設(shè)計(jì)
隨著信號處理技術(shù)及集成電路制造工藝的不斷發(fā)展,全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。
載合成孔徑雷達(dá)系統(tǒng)的接口實(shí)現(xiàn)與設(shè)計(jì)
機(jī)載合成孔徑雷達(dá)(Synthetic Aperture Radar,簡稱SAR)是以“合成孔徑”原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)...
基于Xilinx開發(fā)平臺(tái)和FPGA器件實(shí)現(xiàn)一維成像雷達(dá)目標(biāo)識(shí)別
目標(biāo)識(shí)別作為現(xiàn)代雷達(dá)的重要發(fā)展方向之一,成為未來武器系統(tǒng)中的一個(gè)重要組成部分和當(dāng)前國內(nèi)外關(guān)注的熱點(diǎn),具有廣泛的民用和軍事應(yīng)用價(jià)值。根據(jù)雷達(dá)的探測手段及應(yīng)...
采用VerilogHDL語言和Virtex-5系列FPGA實(shí)現(xiàn)Gbps無線通信基站的設(shè)計(jì)
為滿足未來移動(dòng)通信標(biāo)準(zhǔn)的需要[3],在算法鏈路上Gbps系統(tǒng)采用時(shí)分雙工(TDD)、多天線(MIMO)、空時(shí)編碼、正交頻分復(fù)用(OFDM)、高階調(diào)制和L...
基于第二代數(shù)字衛(wèi)星廣播標(biāo)準(zhǔn)實(shí)現(xiàn)BCH譯碼器的FPGA硬件設(shè)計(jì)
BCH碼是可以糾正多個(gè)隨即錯(cuò)誤的循環(huán)碼,可以用生成多項(xiàng)式g(x)來構(gòu)成,循環(huán)碼的生成多項(xiàng)式可以表示成g(x)=LCM[g1(x),g2(x),…,gi(...
采用ARM的嵌入式的可編程芯片系統(tǒng)的設(shè)計(jì)方案介紹
直到最近,實(shí)現(xiàn)的大部分系統(tǒng)還局限于需要大量軟件而且功耗非常高的多芯片系統(tǒng)或者昂貴的SoC ASIC.但是,越來越多的設(shè)計(jì)團(tuán)隊(duì)感到受市場壓力以及資源限制的...
SoC設(shè)計(jì)中嵌入FPGA(eFPGA)內(nèi)核實(shí)用評估方法
雖然系統(tǒng)級芯片( SoC )的架構(gòu)師們已了解嵌入式FPGA( eFPGA )內(nèi)核能如何為他們的ASIC/ SoC 設(shè)計(jì)增加價(jià)值,甚至是在規(guī)劃出一個(gè)具體應(yīng)...
2018-09-20 標(biāo)簽:fpgasoc芯片設(shè)計(jì) 4.8k 0
此前,XJTAG 推出了一類集成型XJFlash特性,使閃存編程速度快50倍。 XJFlash 讓工程師自動(dòng)生成定制的編程解決方案,克服采用邊界掃描對與...
基于FPGA芯片與NIOSⅡ?qū)崿F(xiàn)液晶模塊顯示萬年歷的設(shè)計(jì)
SOPC代表了當(dāng)今電子設(shè)計(jì)的發(fā)展方向,它可以將處理器、存儲(chǔ)器、I/O接口、硬件協(xié)處理器和普通的用戶邏輯等系統(tǒng)設(shè)計(jì)需要的功能模塊都集成到一個(gè)FPGA芯片里...
基于FPGA與的VHDL語言驅(qū)動(dòng)時(shí)序發(fā)生器與數(shù)據(jù)緩存器的一體化設(shè)計(jì)
本文在分析了 Sarnoff公司的 VCCD512H型幀轉(zhuǎn)移面陣 CCD芯片的特性和工作過程后,結(jié)合整個(gè) CCD相機(jī)電子系統(tǒng)的要求,完成了基于 FPGA...
在FPGA上實(shí)現(xiàn)多路正弦波信號發(fā)生器芯片的設(shè)計(jì)
本設(shè)計(jì)采用OR1200處理器作為主控制器,通過Wishbone總線將3個(gè)DDS模塊、UART控制器模塊、片內(nèi)RAM模塊連接到系統(tǒng)中,構(gòu)建出一個(gè)硬件平臺(tái);...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |