完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12962個 瀏覽:637191次 帖子:8006個
光纖陀螺慣導(dǎo)系統(tǒng)的FPGA接口電路設(shè)計
采用光纖陀螺的捷聯(lián)慣性導(dǎo)航系統(tǒng)是一種極具發(fā)展?jié)摿Φ膶?dǎo)航系統(tǒng),對于其核心部件的光纖陀螺,尤其是中高精度光纖陀螺,環(huán)境溫度帶來的漂移是不容忽視的,因此對系統(tǒng)...
互聯(lián)網(wǎng)的繁榮和無線通訊及存儲行業(yè)的發(fā)展使得實時數(shù)據(jù)通訊量成指數(shù)級增長。數(shù)據(jù)通訊量的急劇增加使系統(tǒng)可用性顯得更加關(guān)鍵,因為系統(tǒng)即使停一秒鐘也意味著將產(chǎn)生巨...
關(guān)于QPSK及OQPSK信號的調(diào)制解調(diào)電路設(shè)計及仿真驗證分析
調(diào)制識別技術(shù)在軍事、民用領(lǐng)域都有十分廣泛的應(yīng)用價值,近年來一直受到人們的關(guān)注。隨著更多調(diào)制方式的使用,調(diào)制識別技術(shù)也在不斷向前發(fā)展,并應(yīng)用于各個領(lǐng)域。
利用EDA技術(shù)在FPGA芯片上實現(xiàn)了準單輸入調(diào)變序列生成器的設(shè)計
隨著集成電路復(fù)雜度越來越高,測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升,測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。
將單片機軟核集成在FPGA芯片上實現(xiàn)SOPC系統(tǒng)的設(shè)計
隨著微電子工藝技術(shù)和IC設(shè)計技術(shù)的不斷提高,整個系統(tǒng)都可集成在一個芯片上,而且系統(tǒng)芯片的復(fù)雜性越來越高。為了提高效率,復(fù)用以前的設(shè)計模塊已經(jīng)成為系統(tǒng)世馘...
E3多路復(fù)用/解復(fù)用的多時鐘設(shè)計方案
傳輸時間為信號在第一個觸發(fā)器輸出處所需的保持時間加上兩級之間的任何組合邏輯的延遲,再加兩級之間的布線延遲以及信號進入第二級觸發(fā)器的設(shè)置時間。無論時鐘速率...
通過FPGA內(nèi)部編程實現(xiàn)輪詢調(diào)度的設(shè)計
在4X2.5G線路接口卡的設(shè)計中,采用了AMCC公司的SDH處理芯片S19202進行鏈路層數(shù)據(jù)處理,該芯片的特點是4個接口共享同一組接收總線和同一組發(fā)送...
在FPGA上實現(xiàn)自行FIFO設(shè)計的方法
設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對性變差,某些情況下會變...
傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點實現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ...
基于ARM微處理器的MPEG-2解復(fù)用器設(shè)計方案
隨著芯片技術(shù)的發(fā)展,F(xiàn)PGA的容量已經(jīng)達到上百萬門級,從而使FPGA成為設(shè)計的選擇之一。Altera公司的FPGA芯片EPXA10應(yīng)用SOPC技術(shù),集高...
地面數(shù)字電視接收機幀與載波的同步模塊設(shè)計與仿真
中國于2006年8月頒布了數(shù)字電視的地面廣播標準GB20600-2006,成為繼美國ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視...
在FPGA中實現(xiàn)了氣象雜波圖的設(shè)計與解決了邊緣問題
無論什么體制的雷達都會受到其工作環(huán)境中的噪聲和雜波的干擾,從噪聲和雜波中發(fā)現(xiàn)目標是雷達信號處理的基本任務(wù)。在碧空如洗的天空,空中目標檢測是最容易的,隨著...
有助于提高FPGA調(diào)試效率的技術(shù)與問題分析
本文重點介紹在調(diào)試FPGA系統(tǒng)時遇到的問題及有助于提高調(diào)試效率的技術(shù),針對Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
以Flash為基礎(chǔ)的FPGA實現(xiàn)高安全性與保密性的設(shè)計
對電子系統(tǒng)而言,F(xiàn)PGA的保密性極其重要。圖1列出了兩個系統(tǒng)設(shè)計的示意圖,左邊為1995年所作的系統(tǒng)設(shè)計,在該設(shè)計中,以ASIC芯片為核心,F(xiàn)PGA僅起...
采用RAM分區(qū)循環(huán)移位法來實現(xiàn)DVB-C解交織器的設(shè)計
在DVB-C系統(tǒng)當(dāng)中,實際信道中的突發(fā)錯誤往往是由脈沖干擾、多徑衰落引起的,在統(tǒng)計上是相關(guān)的,所以一旦出現(xiàn)不能糾正的錯誤時,這種錯誤將連續(xù)存在。因此在D...
微小衛(wèi)星促進了專用集成電路(ASIC—Application Spceific Integrated Circuit)在航天領(lǐng)域的應(yīng)用?,F(xiàn)場可編程門...
基于BIST利用ORCA結(jié)構(gòu)測試FPGA邏輯單元的方法
利用FPGA可重復(fù)編程的特性,通過脫機配置,建立BIST邏輯,即使由于線路被操作系統(tǒng)的重新配置而令BIST結(jié)構(gòu)消失,可測性也可實現(xiàn)。本文給出一種基于BI...
數(shù)字電視CAS系統(tǒng)的原理及采用FPGA芯片進行設(shè)計
數(shù)字電視的影音效果、抗干擾性等特點是傳統(tǒng)模擬電視所不能比擬的,是電視事業(yè)將來必然的發(fā)展趨勢。為了保障并促進數(shù)字電視能健康快速的發(fā)展,我們必須保障數(shù)字電視...
采用DSP+FPGA構(gòu)架實現(xiàn)高速圖形幀存的設(shè)計方法
幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道,所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中,然后才送出去顯示的,因此幀存的設(shè)計是圖形顯示系統(tǒng)設(shè)計的一個關(guān)鍵。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |