完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12959個(gè) 瀏覽:637083次 帖子:8006個(gè)
fpga就業(yè)怎么樣_fpga工程師是青春飯嗎_fpga工程師發(fā)展前景
隨著科技的發(fā)展,技術(shù)提高產(chǎn)品性能要求越來(lái)越高,近幾年可編程的門(mén)陣列(FPGA)技術(shù)發(fā)展迅速,其高度的靈活性,使其在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、...
零基礎(chǔ)學(xué)FPGA設(shè)計(jì)難嗎 FPGA基本知識(shí)介紹
很多初學(xué)者覺(jué)得學(xué)FPGA很難,需要很多的基礎(chǔ),得懂VERILOG設(shè)計(jì)、會(huì)畫(huà)原理圖,會(huì)畫(huà)PCB,還有各種各樣不同接口,是這樣嗎?首先看數(shù)字電路,了解什么是...
2018-04-20 標(biāo)簽:fpga 3.2k 0
模塊劃分,顧名思義是指模塊的劃分。但是,明德?lián)P至簡(jiǎn)設(shè)計(jì)法提出的模塊劃分,是廣義的“模塊劃分”。后續(xù)所提及的“模塊劃分”,不單單指模塊的劃分,還包括模塊劃...
模塊的模板包括了輸入輸出信號(hào)列表、信號(hào)定義,組合邏輯和時(shí)序邏輯等,這是一個(gè)模塊常用的組件。學(xué)員只需要理解各個(gè)部分的意義,按要求來(lái)填空就可以,完全沒(méi)有必要...
基于FPGA開(kāi)發(fā)的萬(wàn)年歷系統(tǒng)
與傳統(tǒng)計(jì)時(shí)工具如鐘表日歷等相比,數(shù)字萬(wàn)年歷具備精確度高、成本低廉、運(yùn)行穩(wěn)定、功能多樣等眾多優(yōu)點(diǎn),因此國(guó)內(nèi)外許多設(shè)計(jì)人員先后進(jìn)行了相關(guān)設(shè)計(jì)開(kāi)發(fā)。其中,基于...
基于fpga的數(shù)字時(shí)鐘設(shè)計(jì)應(yīng)用
本工程包括矩陣鍵盤(pán)和數(shù)碼管顯示模塊,共同實(shí)現(xiàn)一個(gè)帶有鬧鐘功能、可以設(shè)置時(shí)間的數(shù)字時(shí)鐘。具體功能如下:1. 數(shù)碼管可以顯示時(shí)十位、時(shí)個(gè)位、分十位、分個(gè)位、...
2018-04-19 標(biāo)簽:fpga數(shù)字時(shí)鐘 1.7萬(wàn) 1
基于FPGA的籃球24秒倒計(jì)時(shí)系統(tǒng)設(shè)計(jì)
本工程包含了兩個(gè)按鍵和4位數(shù)碼管顯示,共同實(shí)現(xiàn)一個(gè)籃球24秒倒計(jì)時(shí)、并具有暫停和重新計(jì)數(shù)復(fù)位的功能。具體功能如下: 1. 數(shù)碼管顯示秒十位、秒個(gè)位、0...
6個(gè)步驟 讓你成為FPGA設(shè)計(jì)高手
VHDL和verilog各有優(yōu)點(diǎn),選擇一個(gè),建議選擇verilog。熟練使用設(shè)計(jì)軟件,知道怎樣編譯、仿真、下載等過(guò)程。起步階段不希望報(bào)一些培訓(xùn)班,除非你...
當(dāng)電源定序不當(dāng)時(shí),就有可能發(fā)生閉鎖失靈或電流消耗過(guò)大的現(xiàn)象。如果兩個(gè)電源加到芯核接口和I/O接口上的電位不同時(shí),就會(huì)出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPG...
2018-04-19 標(biāo)簽:fpga 1.5k 0
在Configuration d e vi ce 下拉列表框中根據(jù)實(shí)際設(shè)計(jì)選擇被編程目標(biāo)器件,對(duì)于EP3C8 選擇EPCS16 。這個(gè)型號(hào)根據(jù)板子上的型號(hào)選擇。
2018-04-27 標(biāo)簽:fpga 5.6k 0
fpga應(yīng)用領(lǐng)域_fpga應(yīng)用三個(gè)主要方向
本文首先介紹了fpga的優(yōu)勢(shì)及特點(diǎn),其次介紹了fpga的應(yīng)用領(lǐng)域,最后闡述了fpga應(yīng)用的三個(gè)主要方向。
2018-04-18 標(biāo)簽:fpga 6.0萬(wàn) 0
本文首先介紹了fpga的工作原理及特點(diǎn),其次介紹了單片機(jī)的工作原理及特點(diǎn),最后闡述了fpga和單片機(jī)的區(qū)別。
基于FPGA為實(shí)現(xiàn)平臺(tái)的低功耗高速解碼器系統(tǒng)
在本文中,利用自編碼神經(jīng)網(wǎng)絡(luò)的編碼器對(duì)輸入數(shù)據(jù)進(jìn)行編碼,所得到隱含層的輸出數(shù)據(jù)稱為原始數(shù)據(jù)的編碼;該編碼數(shù)據(jù)經(jīng)過(guò)自編碼神經(jīng)網(wǎng)絡(luò)的解碼器實(shí)現(xiàn)數(shù)據(jù)解碼...
2018-04-18 標(biāo)簽:FPGA解碼器神經(jīng)網(wǎng)絡(luò) 5.2k 0
基于FPGA微秒級(jí)實(shí)時(shí)金融指數(shù)行情計(jì)算
研究實(shí)時(shí)金融指數(shù)行情數(shù)據(jù)的高速分發(fā)及應(yīng)用接口技術(shù),采用高速傳輸總線結(jié)構(gòu)實(shí)現(xiàn)實(shí)時(shí)金融指數(shù)行情數(shù)據(jù)的提取和管理。
2018-04-13 標(biāo)簽:FPGA 6.6k 0
基于數(shù)字特征的識(shí)別算法設(shè)計(jì)實(shí)現(xiàn)
基于數(shù)字特征的識(shí)別算法其核心是通過(guò)對(duì)數(shù)字的形狀以及結(jié)構(gòu)等幾何特征進(jìn)行分析與統(tǒng)計(jì),通過(guò)對(duì)數(shù)字特征的識(shí)別從而達(dá)到對(duì)圖像中數(shù)字的識(shí)別。
FPGA介紹及現(xiàn)狀分析_如何學(xué)習(xí)FPGA?
中國(guó)每年對(duì)于FPGA設(shè)計(jì)人才的需求缺口巨大,F(xiàn)PGA設(shè)計(jì)人才的薪水也是行業(yè)內(nèi)最高的。目前,美國(guó)已有FPGA人才40多萬(wàn),中國(guó)臺(tái)灣地區(qū)也有7萬(wàn)多,而中國(guó)內(nèi)...
2018-04-10 標(biāo)簽:FPGA 1.5萬(wàn) 0
ARM,DSP,FPGA,CPLD,SOPC,SOC的區(qū)別 FPGA與CPLD的區(qū)別詳解
ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系 arm是一種嵌入式芯片,比單片機(jī)功能強(qiáng),可以針對(duì)需要增加外設(shè)。類似于通用cpu...
開(kāi)發(fā)FPGA的第一步,當(dāng)然是選擇一片符合設(shè)計(jì)需求的芯片
首先需要分析功能需求,然后在平衡資源與速度后,估計(jì)速度需求。同樣也可以根據(jù)之前的設(shè)計(jì)來(lái)確定,根據(jù)FPGA供應(yīng)商提供的datasheet,在最大速度的基礎(chǔ)...
解決FPGA一個(gè)解復(fù)用和時(shí)鐘域轉(zhuǎn)換問(wèn)題
SERDES恢復(fù)出的數(shù)據(jù)進(jìn)入FPGA有一個(gè)解復(fù)用和時(shí)鐘域轉(zhuǎn)換的問(wèn)題,Stratix GX包含了專用電路可以完成8/10bit數(shù)據(jù)到8/10/20bit數(shù)...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |