完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12958個 瀏覽:637031次 帖子:8006個
基于FPGA的反應(yīng)堆控制保護系統(tǒng)的設(shè)計
在基于現(xiàn)場可編程門陣列(FPGA)的反應(yīng)堆控制保護系統(tǒng)設(shè)計中,針對各種電子設(shè)備的電磁干擾,通過在硬件設(shè)計中采用信號隔離、消噪、消激和閾值調(diào)節(jié)電路等抗干擾...
2017-11-22 標(biāo)簽:fpga 1.5k 0
為了能夠靈活地驗證和實現(xiàn)自主設(shè)計的基于NoC的多核處理器,縮短NoC多核處理器的設(shè)計周期,提出了設(shè)計集成4片Virtex-6—550T FPGA的NoC...
2017-11-22 標(biāo)簽:fpgaxc6vlx550t 5.4k 0
基于FPGA的數(shù)字下變頻器的設(shè)計與實現(xiàn)
設(shè)計和實現(xiàn)了基于FPGA的可編程數(shù)字下變頻器(DDC),用于寬帶數(shù)字中頻軟件無線電接收機中,主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)...
借助FPGA開發(fā)SoC原型制作平臺(Xilinx的Zynq為例)
對于使用安謀國際(ARM)處理器的系統(tǒng)單芯片(SoC)設(shè)計者而言,在原型制作的階段經(jīng)常會面臨如何整合處理器的問題。本文以賽靈思(Xilinx)的Zynq...
基于FPGA的高速可靠數(shù)據(jù)傳輸系統(tǒng)的實現(xiàn)
在各種不同的場合中,人們需要將大批數(shù)據(jù)從一個設(shè)備無差錯地傳輸?shù)搅硪粋€設(shè)備上。對于設(shè)備間距離較近的場合,可以選擇PCIE(典型距離是15~30cm)或者U...
基于細節(jié)增強和動態(tài)壓縮算法的圖像處理方案
在FPGA處理板上實現(xiàn)了細節(jié)增強與動態(tài)范圍壓縮算法,實驗表明,處理系統(tǒng)對于大動態(tài)以及小動態(tài)場景目標(biāo)都有較好的適應(yīng)性,使原始圖像數(shù)據(jù)中大動態(tài)范圍的目標(biāo)細...
基于FPGA的千兆以太網(wǎng)協(xié)議分析技術(shù)
以太網(wǎng)是當(dāng)前最基本、最流行的局域網(wǎng)組網(wǎng)技術(shù),為了適應(yīng)各種新開展的業(yè)務(wù)如流視頻等,其速率也在不斷提高。千兆以太網(wǎng)是建立在以太網(wǎng)標(biāo)準(zhǔn)基礎(chǔ)之上的技術(shù),具有高效...
2017-11-22 標(biāo)簽:fpga 5.8k 0
基于FPGA 的SPI Flash 控制器設(shè)計及驗證
現(xiàn)場可編程門陣列FPGA 常常進行大數(shù)據(jù)量的處理,數(shù)據(jù)的存儲便成了問題,利用SPI Flash 大容量、讀寫速度快、成本低廉以及數(shù)據(jù)在斷電后不丟失的特點...
利用FPGA進行數(shù)字信號處理時,信號中的直流分量通常需要去除,而直流分量在AD前段就存在,如果采用模擬電路去除直流分量比較復(fù)雜,因此通常在AD后端數(shù)字域...
2017-11-22 標(biāo)簽:fpga 9.4k 1
隨著嵌入式器件在過去數(shù)十年來的爆炸性成長,使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長與創(chuàng)新,但傳統(tǒng)嵌入式系統(tǒng)的設(shè)計方法卻少有進步,并逐漸變成...
基于FPGA的視頻圖像縮放與疊加融合技術(shù)的設(shè)計方案及實現(xiàn)
針對兩通道視頻圖像疊加融合,設(shè)計并實現(xiàn)了一種實時性好、靈活性強的FPGA硬件系統(tǒng)。該系統(tǒng)可以根據(jù)實際需求進行任意比例和任意位置的視頻圖像疊加融合。方案...
2017-11-22 標(biāo)簽:fpga 5.7k 0
基于FPGA+DSP的跳頻電臺傳輸系統(tǒng)的設(shè)計方案分析
高速率跳頻、高帶寬技術(shù)是提高跳頻發(fā)射機性能的關(guān)鍵,本文結(jié)合軟件無線電思想和架構(gòu),提出一種基于FPGA+DSP的跳頻電臺傳輸系統(tǒng)的設(shè)計方案,該系統(tǒng)兼容多種...
基于PC機與FPGA的脈沖雷達通信系統(tǒng)設(shè)計
使用WinPcap 自定義通信幀格式,實現(xiàn)一種PC 機與FPGA 之間雙向高速數(shù)據(jù)傳輸?shù)姆椒?,繞過TCP 協(xié)議和IP 協(xié)議,只涉及到鏈路層和物理層,降低...
基于ARM和FPGA的DMD驅(qū)動波形實驗平臺設(shè)計與實現(xiàn)
提出了一種基于ARM和FPGA的數(shù)字微鏡器件(DMD)驅(qū)動波形實驗平臺的設(shè)計,該設(shè)計由數(shù)字微鏡驅(qū)動器和電壓轉(zhuǎn)換器兩部分構(gòu)成。闡述了數(shù)字微鏡驅(qū)動器和電壓轉(zhuǎn)...
基于CPLD的FPGA快速動態(tài)重構(gòu)設(shè)計
隨著FPGA的廣泛應(yīng)用, 其實現(xiàn)的功能也越來越多, FPGA 的動態(tài)重構(gòu)設(shè)計就顯得愈發(fā)重要。在分析Xilinx Vertex II Pro系列FPGA配...
基于FPGA的智能電子衡器稱重測控儀設(shè)計與實現(xiàn)
隨著科學(xué)技術(shù)的進步,工業(yè)化過程自動化水平的提高,特別是數(shù)字技術(shù)與信息技術(shù)的發(fā)展,對電子稱重系統(tǒng)提出了數(shù)字化、智能化的要求。而傳統(tǒng)的稱重系統(tǒng)存在著輸出模擬...
2017-11-22 標(biāo)簽:fpga 3.2k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |