完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12958個 瀏覽:637031次 帖子:8006個
Virtex-7 FPGA Gen3 Integrated Block 的 TAG 管理
在 PCIE 系統(tǒng)里面,TAG 管理是一個重要的問題。用戶邏輯依賴于 TAG 來定位 completion對應(yīng)于哪個 Non-Posted 事務(wù)。所以,...
2017-11-18 標簽:fpga 2.1k 0
基于FPGA的高幀頻面陣CCD驅(qū)動控制設(shè)計
針對面陣CCD KAI-1020 在高幀頻工作模式下的驅(qū)動要求,以FPGA 作為控制單元及時序發(fā)生器,完成CCD 高幀頻工作模式下的硬件及軟件設(shè)計,仿真...
基于89c54的遠程動態(tài)可重構(gòu)技術(shù)原理及實現(xiàn)方法
提出了一種FPGA 遠程動態(tài)重構(gòu)的方法,結(jié)合FPGA動態(tài)重構(gòu)技術(shù)和GSM通信技術(shù)來實現(xiàn)。利用GSM技術(shù)實現(xiàn)配置數(shù)據(jù)的無線傳輸,在單片機控制下將數(shù)據(jù)存儲于...
2017-11-18 標簽:fpga 2k 0
一種基于FPGA嵌入式系統(tǒng)的雷達信號模擬器的實現(xiàn)
提出了一種基于FPGA的雷達回波實時模擬器的實現(xiàn)方法。該模擬器采用cPCI 標準總線,以FPGA 為核心計算單元,配有高速數(shù)模、模數(shù)轉(zhuǎn)換模塊,可實現(xiàn)雷達...
2017-11-18 標簽:fpgaadc08d1500ad9736 3.5k 0
高速高精度的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)
設(shè)計了基于FPGA與ARM 芯片的數(shù)據(jù)采集系統(tǒng),F(xiàn)PGA 負責(zé)控制A/D轉(zhuǎn)換器,保證了采樣精度與處理速度,ARM負責(zé)邏輯控制及與上位機交互的實現(xiàn),并將采...
由于同步動態(tài)隨機存儲器SDRAM內(nèi)部結(jié)構(gòu)原因?qū)е缕淇刂七壿嫳容^復(fù)雜?,F(xiàn)場可編程邏輯門陣列FPGA作為一種半定制電路具有速度快、內(nèi)部資源豐富、可重構(gòu)等優(yōu)點...
基于Zedboard FPGA的VGA圖像信號采集系統(tǒng)的設(shè)計
根據(jù)VGA(Video Graphic Array)的原理,采用VHDL硬件描述語言,設(shè)計了一種基于Zedboard FPGA板卡的圖像顯示方案。實驗結(jié)...
設(shè)計了一款面向嵌入式控制領(lǐng)域的16位堆棧處理器,該處理器包含兩個堆棧:執(zhí)行數(shù)學(xué)表達式的數(shù)據(jù)堆棧和支持子程序調(diào)用的返回堆棧,其指令集含35條堆棧指令.詳細...
基于FPGA的視覺導(dǎo)航小車設(shè)計與實現(xiàn)
視覺導(dǎo)航作為新興起的技術(shù),受眾多研究者的青睞.設(shè)計了以現(xiàn)場可編程門列陣(FPGA)為控制核心的自主導(dǎo)航小車,采用一種新穎的自適應(yīng)路徑識別算法實現(xiàn)路徑的識...
通?;趥鹘y(tǒng)處理器的C是串行執(zhí)行,本文介紹Xilinx Vivado-HLS基于FPGA與傳統(tǒng)處理器對C編譯比較,差別。對傳統(tǒng)軟件工程師看來C是串行執(zhí)行...
光開關(guān)模塊控制電路工作時序的FPGA實現(xiàn)方法
本文提出一種光開關(guān)模塊控制電路的FPGA設(shè)計方法。通過硬件設(shè)置通道,由FPGA 讀入通道信息后對其進行譯碼,并送到光開關(guān)的驅(qū)動電路。光開關(guān)通道切換成功標...
文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計方法。采用VHDL硬件描述語言,運用ModelSim等EDA仿真工具。該設(shè)計具有外圍電路少、集成度高、可靠性強等...
2017-11-18 標簽:fpga數(shù)字集成電路 1.1萬 0
基于FPGA的光柵解調(diào)系統(tǒng)的設(shè)計
光纖光柵的傳感信息是采用波長編碼的方式進行的,解調(diào)的關(guān)鍵就是把傳感信息從波長編碼中完整地解調(diào)出來。文中介紹的光柵解調(diào)系統(tǒng)采用F-P濾波器對ASE光源進行...
通過云計算分析Virtex-6設(shè)計的實現(xiàn)選項和用戶約束
隨著FPGA器件尺寸的增大及其內(nèi)部設(shè)計密度的提高,時序收斂面臨著前所未有的挑戰(zhàn)。由于各種實現(xiàn)工具都競相滿足這種更高復(fù)雜性需求,把不同的實現(xiàn)轉(zhuǎn)入量產(chǎn)時間越...
快速高效的實現(xiàn)浮點復(fù)數(shù)矩陣分解
浮點具有更大的數(shù)據(jù)動態(tài)范圍,從而在很多算法中只需要一種數(shù)據(jù)類型的優(yōu)勢。本文介紹如何使用Vivado HLS實現(xiàn)浮點復(fù)數(shù)矩陣分解。使用HLS可以快速,高效...
為改變采用CPU 控制矩陣鍵盤導(dǎo)致CPU 資源利用下降及引腳不足的現(xiàn)狀,介紹了一種基于FPGA 的矩陣鍵盤控制器的開發(fā)。在ISE13.4 開發(fā)環(huán)境下,采...
高速DDC系統(tǒng)的實現(xiàn)架構(gòu)與仿真
基于FPGA設(shè)計了一高速數(shù)字下變頻系統(tǒng),在設(shè)計中利用并行NCO和多相濾波相結(jié)合的方法有效的降低了數(shù)據(jù)的速率,以適合數(shù)字信號處理器件的工作頻率。為了進一步...
基于FPGA芯片的數(shù)據(jù)流結(jié)構(gòu)分析
Virtex 型FPGA 芯片是Xilinx 公司芯片系列中的一種,Virtex 系列的數(shù)據(jù)流及配置邏輯與XC4000 的數(shù)據(jù)流及配置邏輯有顯著不同,但...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |