完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12958個(gè) 瀏覽:637020次 帖子:8006個(gè)
基于FPGA異步串行通信接口模塊設(shè)計(jì)與實(shí)現(xiàn)
在基于FPGA芯片的工程實(shí)踐中,經(jīng)常需要FPGA與上位機(jī)或其他處理器進(jìn)行通信,為此設(shè)計(jì)了用于短距離通信的UART接口模塊。該模塊的程序采用VHDL語(yǔ)言編...
基于FPGA嵌入式系統(tǒng)的設(shè)備驅(qū)動(dòng)開(kāi)發(fā)
基于FPGA嵌入式系統(tǒng),在PowerPC 架構(gòu)的Linux2.6 操作系統(tǒng)環(huán)境下,對(duì)通用輸入輸出接口(GPIO)控制器的驅(qū)動(dòng),采用平臺(tái)設(shè)備機(jī)制進(jìn)行中斷控...
基于串行異步收發(fā)器(UART)的通信中經(jīng)常用到循環(huán)冗余校驗(yàn)(CRC),常見(jiàn)的CRC校驗(yàn)電路多為串行校驗(yàn),校驗(yàn)所需時(shí)鐘周期較多,基于查找表或輸入矩陣轉(zhuǎn)換的...
反熔絲FPGA制造困難且多用在特殊用途領(lǐng)域,因此有關(guān)其位流文件的研究很少.本文首先介紹了反熔絲FPGA 及FPGA CAD軟件流程, 接著描述了反熔絲F...
2017-11-18 標(biāo)簽:fpga 1.2萬(wàn) 0
DCI技術(shù)概述 隨著FPGA芯片越大而且系統(tǒng)時(shí)鐘越高,PCB板設(shè)計(jì)以及結(jié)構(gòu)設(shè)計(jì)變得越難,隨著速率的提高,板間的信號(hào)完整性變的非常關(guān)鍵,PCB板上若有關(guān)鍵...
使FPGA進(jìn)軍ASIC級(jí)設(shè)計(jì)領(lǐng)域的方法步驟
不久前發(fā)生在ASIC上的問(wèn)題現(xiàn)又在FPGA上重演。到底是什么問(wèn)題?那就是布線延遲對(duì)于設(shè)計(jì)性能的主導(dǎo)作用。多年以來(lái),登納德縮放比例定律(Dennard s...
在雷達(dá)信號(hào)處理中,為了對(duì)低速運(yùn)動(dòng)雜波進(jìn)行有效的抑制,研究了一種雜波速度譜圖的建立方法。此雜波速度譜圖的建立在FPGA中實(shí)現(xiàn),通過(guò)對(duì)雷達(dá)實(shí)際回波數(shù)據(jù)在FP...
基于ARM和FPGA的SiP通用微處理系統(tǒng)封裝設(shè)計(jì)
介紹了系統(tǒng)級(jí)封裝的概念和特性,闡述了SiP設(shè)計(jì)的關(guān)鍵技術(shù)和基本生產(chǎn)實(shí)現(xiàn)流程。設(shè)計(jì)了一款基于ARM和FPGA管芯的SiP通用微處理系統(tǒng),介紹了該SiP系統(tǒng)...
在數(shù)字接收機(jī)的各種參數(shù)中,頻率是最重要的參數(shù)之一,它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。傳統(tǒng)的順序測(cè)頻技術(shù)一般通過(guò)對(duì)接收機(jī)頻帶的掃描,對(duì)頻...
針對(duì)大容量固態(tài)存儲(chǔ)器中數(shù)據(jù)錯(cuò)“位”的問(wèn)題,目前大多采用軟件ECC 模型進(jìn)行檢錯(cuò)和糾錯(cuò),但這勢(shì)必會(huì)極大地影響存儲(chǔ)系統(tǒng)的讀寫(xiě)性能?;贓CC校驗(yàn)原理,提出一...
高精度三維成像聲吶的實(shí)現(xiàn)需要完成大規(guī)模信號(hào)同步采集和海量數(shù)據(jù)并行計(jì)算,為此,提出基于現(xiàn)場(chǎng)可編程邏輯門(mén)陣列的并行計(jì)算系統(tǒng)。在使用同源時(shí)鐘的前提下,利用Sp...
基于聲納探測(cè)技術(shù)的水下三維場(chǎng)景實(shí)時(shí)成像系統(tǒng)
針對(duì)目前水下三維聲納實(shí)時(shí)成像系統(tǒng)前端信號(hào)通道多、波束形成計(jì)算量大的問(wèn)題,提出一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的水下三維場(chǎng)景實(shí)時(shí)成像系統(tǒng)。采用FPGA...
驗(yàn)證設(shè)計(jì)和創(chuàng)建可實(shí)現(xiàn)的設(shè)計(jì)
驗(yàn)證RTL模塊或FPGA是否滿足要求可能頗具挑戰(zhàn)。但有些方法可用來(lái)優(yōu)化驗(yàn)證流程,以確保驗(yàn)證成功。驗(yàn)證FPGA或RTL模塊可能是一個(gè)非常耗時(shí)的過(guò)程,因?yàn)楣?..
2017-11-18 標(biāo)簽:fpga 1.1k 0
基于LabVIEW和CompactRIO開(kāi)發(fā)的EDM過(guò)程控制器
FPGA硬件平臺(tái)均采用統(tǒng)一圖形語(yǔ)言LabVIEW編程,僅用兩個(gè)多月的時(shí)間就完成了整個(gè)系統(tǒng)的開(kāi)發(fā),功能強(qiáng)大。挑戰(zhàn):快速開(kāi)發(fā)一種分布式的電火花放電加工EDM...
2017-11-18 標(biāo)簽:fpgalabviewcompactrio 2k 0
基于FPGA的多相濾波結(jié)構(gòu)的信道化設(shè)計(jì)
隨著現(xiàn)代電子戰(zhàn)中電磁環(huán)境的日益復(fù)雜,軍用接收機(jī)需具備同時(shí)處理多個(gè)信道信號(hào)的能力,即具備全概率截獲能力。信道化接收機(jī)可將一個(gè)復(fù)雜信號(hào)分成多個(gè)信道,從而方便...
基于FPGA多波束成像的聲納系統(tǒng)設(shè)計(jì)
給出了一種基于FPGA的多波束成像聲納整機(jī)的硬件電路設(shè)計(jì)方案,介紹了該方案中各分系統(tǒng)的具體電路實(shí)現(xiàn),以Xilinx公司的FPGA芯片作為核心器件,根據(jù)干...
2017-11-18 標(biāo)簽:fpgaxc6vlx550t 5k 0
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的基礎(chǔ)知識(shí)及其工作原理
高端設(shè)計(jì)工具為少有甚是沒(méi)有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。無(wú)論你使用圖形化設(shè)計(jì)程序,ANSI C語(yǔ)言還是VHDL語(yǔ)言,如此...
抖動(dòng)的產(chǎn)生,通常的按鍵所用開(kāi)關(guān)為機(jī)械彈性開(kāi)關(guān),當(dāng)機(jī)械觸點(diǎn)斷開(kāi)、閉合時(shí),由于機(jī)械觸點(diǎn)的彈性作用,一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì)馬上穩(wěn)定地接通,在斷開(kāi)時(shí)也不會(huì)一下...
2017-11-18 標(biāo)簽:fpga 1.1萬(wàn) 0
基于FPGA時(shí)序優(yōu)化設(shè)計(jì)
現(xiàn)有的工具和技術(shù)可幫助您有效地實(shí)現(xiàn)時(shí)序性能目標(biāo)。當(dāng)您的FPGA 設(shè)計(jì)無(wú)法滿足時(shí)序性能目標(biāo)時(shí),其原因可能并不明顯。解決方案不僅取決于FPGA 實(shí)現(xiàn)工具為滿...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |