完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12958個(gè) 瀏覽:637025次 帖子:8006個(gè)
基于FPGA的智能卡驗(yàn)證平臺設(shè)計(jì)
隨著集成電路設(shè)計(jì)技術(shù)的發(fā)展和芯片集成度的提高,驗(yàn)證已經(jīng)成為芯片設(shè)計(jì)流程中的主要瓶頸。本文設(shè)計(jì)了一個(gè)基于FPGA的智能卡驗(yàn)證平臺,并對驗(yàn)證方法做了詳細(xì)闡述...
2017-11-17 標(biāo)簽:fpga 1.5k 0
ZYNQ7000與傳統(tǒng)FPGA有著巨大的差異,它將自己定位為一款A(yù)ll Programmable Soc(軟硬件可編程片上系統(tǒng)),視其為以FPGA作為外...
基于FPGA的高精度同步時(shí)鐘系統(tǒng)設(shè)計(jì)
介紹了精密時(shí)鐘同步協(xié)議(PTP)的原理。本文精簡了該協(xié)議,設(shè)計(jì)并實(shí)現(xiàn)了一種低成本、高精度的時(shí)鐘同步系統(tǒng)方案。該方案中,本地時(shí)鐘單元、時(shí)鐘協(xié)議模塊、發(fā)送緩...
基于FPGA的速度和位置測量板卡的設(shè)計(jì)與實(shí)現(xiàn)
針對增量式光電編碼器經(jīng)典速度測量算法M/T法低速采樣時(shí)間過長和位置測量算法精度不高的問題,本文基于定采樣周期M/T法設(shè)計(jì)實(shí)現(xiàn)了速度和位置測量板卡。采用X...
使用FPGA優(yōu)化視頻水印操作的OpenCL應(yīng)用
賽靈思SDAccel開發(fā)環(huán)境為內(nèi)存限制問題提供優(yōu)化方法.視頻流和下載通常會耗掉消費(fèi)者絕大部分互聯(lián)網(wǎng)流量,同時(shí)也是云計(jì)算技術(shù)發(fā)展的主要推動力。對視頻流和下...
基于Xllinx Vivado HLS的小型無人機(jī)平衡儀設(shè)計(jì)
小型無人機(jī)在航拍、災(zāi)害救援、防火等領(lǐng)域得到廣泛運(yùn)用,但是無人機(jī)操作復(fù)雜,尤其是控制飛行姿態(tài)平穩(wěn)、航線準(zhǔn)確和降落平滑,對地面人員的操作水平要求較高。操作問...
本教程介紹了如何使用μC/ OS BSP建立在ZYNQ基本應(yīng)用程序?使用Vivado -7000 ? IDE和賽靈思? SDK。在本教程中,您將使用Vi...
FPGA開發(fā)之算法開發(fā)System Generator
現(xiàn)在的FPGA算法的實(shí)現(xiàn)有下面幾種方法: 1. Verilog/VHDL 語言的開發(fā) ; 2. system Generator; 3. ImpulsC...
智能城市利用信息和通信網(wǎng)絡(luò)以及互聯(lián)網(wǎng)技術(shù)來解決城市難題,旨在大幅改善宜居性和資源可持續(xù)性。預(yù)測顯示[1],全球智能城市產(chǎn)業(yè)到 2020年市值將超過 40...
優(yōu)化基于FPGA的深度卷積神經(jīng)網(wǎng)絡(luò)的加速器設(shè)計(jì)
CNN已經(jīng)廣泛用于圖像識別,因?yàn)樗苣7律镆曈X神經(jīng)的行為獲得很高識別準(zhǔn)確率。最近,基于深度學(xué)習(xí)算法的現(xiàn)代應(yīng)用高速增長進(jìn)一步改善了研究和實(shí)現(xiàn)。特別地,多...
基于FPGA的軟件無線電載波同步技術(shù)設(shè)計(jì)與實(shí)現(xiàn)
同步系統(tǒng)工作的好壞,在很大程度上決定了通信系統(tǒng)的質(zhì)量。GPS接收機(jī)將天線接收到的衛(wèi)星信號經(jīng)射頻前端處理后變成了數(shù)字中頻信號,接收機(jī)對GPS衛(wèi)星的信號處理...
云中的機(jī)器學(xué)習(xí):FPGA上的深度神經(jīng)網(wǎng)絡(luò)
憑借出色的性能和功耗指標(biāo),賽靈思 FPGA 成為設(shè)計(jì)人員構(gòu)建卷積神經(jīng)網(wǎng)絡(luò)的首選。新的軟件工具可簡化實(shí)現(xiàn)工作。人工智能正在經(jīng)歷一場變革,這要得益于機(jī)器學(xué)習(xí)...
2017-11-17 標(biāo)簽:fpga深度神經(jīng)網(wǎng)絡(luò) 1.8k 0
基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)
本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過調(diào)整室外多霧場景圖像的對比度,提高了霧中物體的辨識度。算法的復(fù)雜度低、處理延遲小,實(shí)時(shí)性高,利于...
2017-11-17 標(biāo)簽:fpga快速算法圖像增強(qiáng) 6k 0
基于SRIO的FPGA間數(shù)據(jù)交互系統(tǒng)設(shè)計(jì)與應(yīng)用
基于時(shí)分長期演進(jìn)(timedivision- longtermevolution,TD-LTE)射頻一致性測試系統(tǒng)中數(shù)據(jù)交互的分析研究,為了很好地滿足現(xiàn)...
本文主要介紹MicroBlaze在 FPGA中的應(yīng)用,并結(jié)合實(shí)際工程介紹如何設(shè)計(jì)MicroBlaze微處理器與BPI Flash接口以及如何提高BPI ...
用TI Designs加快你的FPGA電源設(shè)計(jì)
如果處理器和現(xiàn)場可編程門陣列FPGA全部由同樣的電壓供電運(yùn)行,并且不需要排序和控制等特殊功能的話,會不會變的很簡單呢?不幸的是,大多數(shù)處理器和FPGA需...
數(shù)字下變頻中抽取濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)
針對軟件無線電接收機(jī)數(shù)字下變頻中高速數(shù)字信號的降采樣需求,利用半帶濾波器及級聯(lián)積分梳狀濾波器,設(shè)計(jì)了一種半帶濾波器前置的多級抽取濾波器架構(gòu)。通過Simu...
AXI4Stream總線的FPGA視頻系統(tǒng)的開發(fā)研究
基于AXI4Stream總線協(xié)議,在Xilinx公司提供的FPGA上實(shí)現(xiàn)了一個(gè)具有缺陷像素校正、色彩濾波陣列插值、圖像降噪實(shí)時(shí)圖像采集與顯示功能的視頻系...
2017-11-17 標(biāo)簽:fpga 5.4k 0
本文研究了一種運(yùn)用FPGA進(jìn)行數(shù)據(jù)處理的方法,包括:提取輸入數(shù)據(jù)的高log2M個(gè)比特位的數(shù)據(jù),作為高有效位,根據(jù)預(yù)先設(shè)置的目標(biāo)函數(shù)的計(jì)算表格,查找所述高...
基于FPGA的圖像采集與存儲系統(tǒng)設(shè)計(jì)
設(shè)計(jì)了一種針對具有大數(shù)據(jù)量特點(diǎn)圖像數(shù)據(jù)采集、存儲及長線回讀的測控系統(tǒng)。在控制信號的作用下,此測控系統(tǒng)將CMOS傳感器采集的大容量數(shù)據(jù)存儲到Flash芯片...
2017-11-17 標(biāo)簽:fpga存儲器存儲系統(tǒng) 3.8k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |