完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12958個(gè) 瀏覽:637052次 帖子:8006個(gè)
FPGA學(xué)習(xí)筆記:FIFO IP核的使用方法
FIFO(First In First Out, 先入先出 ),是一種數(shù)據(jù)緩沖器,用來實(shí)現(xiàn)數(shù)據(jù)先入先出的讀寫方式。數(shù)據(jù)按順序?qū)懭?FIFO,先被寫入的數(shù)...
在FPGA設(shè)計(jì)中,我們通常采用的都是“自頂向下”的設(shè)計(jì)方法,即現(xiàn)有頂層設(shè)計(jì),再有細(xì)節(jié)設(shè)計(jì)。比如先有整個(gè)項(xiàng)目的功能框圖、數(shù)據(jù)流程圖等,然后再細(xì)分功能到一級(jí)...
2023-09-07 標(biāo)簽:fpgaFPGA設(shè)計(jì)接口 1.6k 0
在前面的文章中主要介紹了hash表及其鏈表的結(jié)構(gòu),同時(shí)說明了如何讀取表項(xiàng)。那表項(xiàng)是如何寫入的了?前期的文章中有少量的提及,這里單獨(dú)寫一篇,介紹兩種常見的方案。
在前面的文章中:hash算法在FPGA中的實(shí)現(xiàn)(一)——hash表的組建,記錄了關(guān)于hash表的構(gòu)建,這里記錄另外一個(gè)話題,就是hash鏈表。我們知道,...
5款強(qiáng)大到不可思議的FPGA開發(fā)板介紹
Intel Stratix 10開發(fā)套件是包含各類軟硬件的完整設(shè)計(jì)環(huán)境,用于評(píng)估Stratix 10 FPGA的功能。該套件可用于通過符合PCI-SIG...
在FPGA設(shè)計(jì)中,我們經(jīng)常會(huì)碰到這樣的情形:從快時(shí)鐘域到慢時(shí)鐘域完成位寬轉(zhuǎn)換,這時(shí),這兩個(gè)時(shí)鐘是同步的。例如:源時(shí)鐘是400MHz,數(shù)據(jù)位寬為4;目的時(shí)...
2023-09-07 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 1.2k 0
FPGA設(shè)計(jì)中二分法查表算法的實(shí)現(xiàn)
二分化查找算法是在軟件中廣泛應(yīng)用的一種算法,那么在FPGA的設(shè)計(jì)中是否可以用這種算法呢?什么場(chǎng)景下會(huì)可能用到這種算法呢?
2023-09-06 標(biāo)簽:fpgaFPGA設(shè)計(jì)算法 2k 0
FPGA的設(shè)計(jì)中,一個(gè)前級(jí)模塊A向下游模塊B發(fā)送數(shù)據(jù),如下圖所示,當(dāng)下游模塊B不能及時(shí)處理數(shù)據(jù)時(shí),希望前級(jí)模塊A停止發(fā)送數(shù)據(jù),這個(gè)時(shí)候模塊B會(huì)通過一個(gè)反...
2023-09-06 標(biāo)簽:fpga模塊FPGA設(shè)計(jì) 4.4k 0
FPGA數(shù)字圖像處理的基礎(chǔ)知識(shí)
數(shù)字圖像** (Digital Image),是計(jì)算機(jī)視覺與圖像處理的基礎(chǔ),區(qū)別于模擬圖像
2023-09-06 標(biāo)簽:fpgaRGB數(shù)字圖像處理 2.8k 0
基于FPGA的UDP RGMII千兆以太網(wǎng)設(shè)計(jì)
本文總結(jié)一下前段時(shí)間完成的FPGA以太網(wǎng)通信功能。該方案參考了MILIANKE的設(shè)計(jì),但在其基礎(chǔ)上簡(jiǎn)化了某些不必要的步驟以及解決了一些由于忽視細(xì)節(jié)導(dǎo)致的...
2023-09-06 標(biāo)簽:fpga接口千兆以太網(wǎng) 5.2k 1
芯片設(shè)計(jì)難度大嗎 芯片設(shè)計(jì)難在哪里
芯片設(shè)計(jì),環(huán)節(jié)眾多,每個(gè)環(huán)節(jié)都面臨很多挑戰(zhàn)。以相對(duì)較為簡(jiǎn)單的數(shù)字集成電路設(shè)計(jì)為例設(shè)計(jì)多采用自頂向下設(shè)計(jì)方式,層層分解后包括: 需求定義:結(jié)合外部環(huán)境...
2023-09-06 標(biāo)簽:fpga集成電路芯片設(shè)計(jì) 2.3k 0
基于Speedcore eFPGA IP構(gòu)建Chiplet
尋求最高集成度的設(shè)計(jì)人員可以選擇去開發(fā)一款包含Speedcore eFPGA IP的單芯片ASIC。然而,在某些應(yīng)用中,單芯片集成無法實(shí)現(xiàn)某些產(chǎn)品靈活性...
運(yùn)動(dòng)控制與機(jī)器人密切相關(guān)。工業(yè)應(yīng)用中的機(jī)器人必須透過由多款電機(jī)所構(gòu)成的致動(dòng)器才能自行移動(dòng),以執(zhí)行任務(wù)或透過機(jī)器手臂抓取工具。
對(duì)于軟硬件技術(shù)開發(fā)人員,ZYNQ是比較好的入門級(jí)FPGA,你可以在FPGA上用verilog編寫RTL代碼,也可以在ARM中用C語言編寫應(yīng)用程序。而入手...
CPU 和GPU 均具有通用性,但以頻繁的內(nèi)存訪問導(dǎo)致資源消耗為代價(jià)。CPU 和 GPU 都是通用處理器,可以支持?jǐn)?shù)百萬種不同的應(yīng)用程序和軟件。
FPGA內(nèi)實(shí)現(xiàn)按鍵消抖的方法
通常的按鍵所用開關(guān)為機(jī)械彈性開關(guān),當(dāng)機(jī)械觸點(diǎn)斷開、閉合時(shí),由于機(jī)械觸點(diǎn)的彈性作用,一個(gè)按鍵開關(guān)在閉合時(shí)不會(huì)馬上穩(wěn)定地接通,在斷開時(shí)也不會(huì)一下子斷開。因而...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |