完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12965個 瀏覽:637270次 帖子:8006個
通過支持用最新的 Windows 10 操作系統(tǒng)來運(yùn)行 Spartan-6 FPGA ISE Design Suite,可以讓設(shè)計人員享有現(xiàn)代化設(shè)計環(huán)境...
以FPGA芯片為載體設(shè)計一個多功能信號發(fā)生器
信號發(fā)生器又稱為波形發(fā)生器, 是一種常用的信號源,廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實驗等領(lǐng)域。
FPGA到最后自然是規(guī)模越來越大,編譯時間越來越長。解決問題的方法通常來說應(yīng)該從工具和設(shè)計入手。
應(yīng)答信號使用MCU、FPGA等控制器實現(xiàn)時,需要在第9個SCL時鐘周期把SDA設(shè)置為高阻輸入狀態(tài),如果讀取到SDA為低電平,則表示數(shù)據(jù)被成功接收到,可以...
2022-07-10 標(biāo)簽:fpga數(shù)據(jù)傳輸通訊協(xié)議 7.4k 0
如何使用OpenCL輕松實現(xiàn)FPGA應(yīng)用編程
實現(xiàn)這一編程思想的轉(zhuǎn)變,是因為 FPGA 借助 OpenCL 實現(xiàn)了編程,程序員只需要通過 C/C++ 添加適當(dāng)?shù)?pragma 就能實現(xiàn) FPGA 編...
2020-07-16 標(biāo)簽:fpgagpu深度學(xué)習(xí) 7.4k 0
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章PS端UART讀寫控制
除了打印信息之外,如果我們想用UART進(jìn)行數(shù)據(jù)傳輸呢?本章便來介紹PS端UART的讀寫控制,實驗中,每隔1S向外發(fā)送一串字符,如果收到數(shù)據(jù),產(chǎn)生中斷,并...
并口通信是最常用基礎(chǔ)功能,實現(xiàn)ARM9與FPGA的并口通信有兩種方式,一種頗為巧妙,利用SMC(Static Memory Controllor),其中...
在某FPGA系統(tǒng)中,對電源系統(tǒng)進(jìn)行調(diào)試,在同樣的測試條件下,發(fā)現(xiàn)其中有一塊板相對其它的板功耗總偏大,進(jìn)而對其進(jìn)行調(diào)試分析。
有不少喜歡將FPGA與MPU做比較,其實應(yīng)用有很大不同。FPGA適合行業(yè)個性化定制,如協(xié)議、前后仿功能邏輯實現(xiàn)甚至綜合包括現(xiàn)在流行的卷積算法等. ARM...
2019-01-17 標(biāo)簽:fpga 7.3k 0
FPGA最大的優(yōu)勢體現(xiàn)在其低功耗和并行運(yùn)算的特點上,數(shù)字圖像蘊(yùn)含數(shù)據(jù)量大,采用FPGA可以在保證低功率運(yùn)算的情況下,有效提高圖像算法的實時性。
2023-04-07 標(biāo)簽:fpga濾波器數(shù)字圖像處理 7.3k 1
關(guān)于PCIe協(xié)議中FPGA的實現(xiàn)
PCIe鏈路協(xié)議使用“端到端的數(shù)據(jù)傳送方式”,發(fā)送端和接收端中都含有TX(發(fā)送邏輯)和RX(接收邏輯)。
先進(jìn)IC封裝是超越摩爾時代的一大技術(shù)亮點。當(dāng)芯片在每個工藝節(jié)點上的縮小越來越困難、也越來越昂貴之際,工程師們將多個芯片放入先進(jìn)的封裝中,就不必再費(fèi)力縮小...
2020-11-19 標(biāo)簽:fpgaIC封裝內(nèi)存處理器 7.3k 0
CPLD通常用于實現(xiàn)前面提到的簡單組合邏輯功能,并負(fù)責(zé)“引導(dǎo)”FPGA以及控制整個電路板的復(fù)位和引導(dǎo)順序。
作者:張澤小腳丫STEP 導(dǎo)讀:FPGA(Field Programmable Gate Array)譯作中文為:現(xiàn)場可編程門陣列,也就是設(shè)計者可以在現(xiàn)...
2018-06-14 標(biāo)簽:fpgaFPGA設(shè)計Altera 7.3k 0
介紹使用IBERT調(diào)試FPGA芯片高速串行接口性能的步驟
隨著高速數(shù)字系統(tǒng)的發(fā)展,高速串行數(shù)據(jù)被廣泛使用,內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用,相應(yīng)的高速串行信號質(zhì)量的測試也越來越頻繁和重要。通常用示波器觀...
基于EPCS配置芯片對FPGA器件進(jìn)行編程配置的設(shè)計方案
可重構(gòu)體系結(jié)構(gòu)已經(jīng)成為FPGA系統(tǒng)開發(fā)的研究熱點,并已有許多令人矚目的研究成果及產(chǎn)品應(yīng)用。FPGA可重構(gòu)的應(yīng)用為用戶提供了方便的系統(tǒng)升級模式,同時也實現(xiàn)...
基于FPGA的16通道實時高速高精度的同步數(shù)據(jù)采集系統(tǒng)
作者:易志強(qiáng),韓 賓,江 虹,張秋云 0 引言 隨著科學(xué)技術(shù)的快速發(fā)展,數(shù)據(jù)采集系統(tǒng)已廣泛應(yīng)用于航天、軍事、工業(yè)、醫(yī)療等各個領(lǐng)域,尤其在高精度產(chǎn)品的檢測...
2020-12-04 標(biāo)簽:fpga數(shù)據(jù)采集射頻信號 7.3k 0
大家好,又到了每日學(xué)習(xí)的時間了,今天我們來聊一聊基于FPGA的異步FIFO的實現(xiàn)。 一、FIFO簡介 FIFO是英文First In First Out...
2018-06-21 標(biāo)簽:FPGA 7.3k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |