完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12965個 瀏覽:637291次 帖子:8006個
怎么在FPGA或ASIC系統(tǒng)中實現(xiàn)高效高速USB 2.0接口?
通用串行總線已經(jīng)很普遍了,這是由于其使用簡單,隨插即用,并具有魯棒性的優(yōu)點。USB已經(jīng)找到了進(jìn)入曾經(jīng)使用串口、并口作為其hoST接口的計算機(jī)外設(shè)的方式...
攝像頭在工業(yè)和生活應(yīng)用中扮演者重要的角色。無人工廠,無人駕駛,無人超市,這些領(lǐng)域都少不了攝像頭,制作高質(zhì)量的工業(yè)界的眼睛需要好的圖形傳感器和圖像數(shù)據(jù)處理...
2017-11-18 標(biāo)簽:fpgaphotonfocus公司圖形傳感器 6.5k 0
數(shù)字設(shè)計FPGA應(yīng)用:7系列FPGA及7a35tftg256-1特性
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)...
基于FPGA的壓控晶振同步頻率控制系統(tǒng)的研究與設(shè)計
本文主要介紹了基于FPGA的壓控晶振同步頻率控制系統(tǒng)的研究與設(shè)計。利用GPS提供的1pps秒脈沖信號,為解決上述問題,在FPGA的基礎(chǔ)上利用干擾秒脈沖信...
AXI FIFO和AXI virtual FIFO兩個IP的使用方法
FIFO 是我們設(shè)計中常用的工具,因為它們使我們能夠在進(jìn)行信號和圖像處理時緩沖數(shù)據(jù)。我們還使用異步FIFO來處理數(shù)據(jù)總線的時鐘域交叉問題。
CORDIC是在沒有專用乘法器(最小化門數(shù)量)情況下,一組完成特定功能的算法,包括平方、超越、Log、sin/cos/artan。原理為連續(xù)的旋轉(zhuǎn)一個較...
以前看到過官網(wǎng)提供excel類型的IO BANK的示意圖,但是后來找不到了,就自己從軟件里面生成吧,看上去都差不多,而且還附帶解釋圖,挺好的。
基于APEX20K600EBC652-1X FPGA實現(xiàn)多徑信道模擬器的設(shè)計
上式中,αk、 k、fdk和τk分別為第k條支路的歸一化幅度(衰減因子)、初始相位、多普勒頻移和傳播時延,τk》0,,各條支路相互獨(dú)立,如圖1所示。設(shè)發(fā)...
基于FPGA的多相濾波結(jié)構(gòu)的信道化設(shè)計
隨著現(xiàn)代電子戰(zhàn)中電磁環(huán)境的日益復(fù)雜,軍用接收機(jī)需具備同時處理多個信道信號的能力,即具備全概率截獲能力。信道化接收機(jī)可將一個復(fù)雜信號分成多個信道,從而方便...
基于DSP芯片TMS320C6416實現(xiàn)上電Flash自行加載FPGA的應(yīng)用設(shè)計
基于SRAM結(jié)構(gòu)的FPGA容量大,可重復(fù)操作,應(yīng)用相當(dāng)廣泛;但其結(jié)構(gòu)類似于SRAM,掉電后數(shù)據(jù)丟失,因此每次上電時都需重新加載。
基于FPGA和高速A/D轉(zhuǎn)換芯片ADC08D1500的相關(guān)系統(tǒng)設(shè)計
為同時完成4 個Stokes 矢量參數(shù)的相關(guān)測量,反演海面風(fēng)場,提出了新型數(shù)字相關(guān)器的設(shè)計方法。結(jié)合高速數(shù)字相關(guān)器在數(shù)字極化輻射計中的應(yīng)用,介紹了高速數(shù)...
2017-11-26 標(biāo)簽:fpgaadc08d1500 6.5k 0
基于FPGA 的SHA-256 安全認(rèn)證設(shè)計
Alcatraz (MAXREFDES34#) 子系統(tǒng)提供了一個參考設(shè)計,用于保護(hù) Xilinx FPGA 以保護(hù) IP 并防止附加的外設(shè)偽造。該系統(tǒng)在...
I2C協(xié)議對數(shù)據(jù)的采樣發(fā)生在 SCL高電平期間,除了起始和停止信號,在數(shù)據(jù)傳輸期間,SCL為高電平時,SDA必須 保持穩(wěn)定,不允許改變,在SCL低電平時...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十四章PS端SD卡讀寫
FatFs是一個通用的文件系統(tǒng)模塊,用于在小型嵌入式系統(tǒng)中實現(xiàn)FAT文件系統(tǒng)。FatFs的編寫遵循 ANSI C,因此不依賴于硬件平臺。它可以嵌入到便宜...
ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè),設(shè)計了大量高性能、廉價、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。
本文介紹一個FPGA開源項目:UDP千兆以太網(wǎng)光通信。利用SFP接口,可以通過使用SFP轉(zhuǎn)RJ45模塊或者直接使用光纖進(jìn)行以太網(wǎng)通信。
2023-08-31 標(biāo)簽:fpga接口千兆以太網(wǎng) 6.5k 0
基于FPGA的數(shù)字集成時鐘電路設(shè)計方案詳解
在當(dāng)前的數(shù)字集成電路設(shè)計中,同步電路占了絕大部分。所謂同步電路,即電路中的所有寄存器由為數(shù)不多的幾個全局時鐘驅(qū)動,被相同時鐘信號驅(qū)動的寄存器共同組成一...
賽靈思FPGA DIY系列(5):中頻全數(shù)字頻譜分析儀的實現(xiàn)
本設(shè)計主要完成了中頻全數(shù)字頻譜分析儀的FPGA設(shè)計與實現(xiàn)。設(shè)計是在Xilinx的Spartan6系列xc6slx16-3csg324型號的FPGA芯片中...
Kintex-7 325T FPGA DDR3控制器和接口演示
使用中速Kintex-7 325T FPGA演示DDR3控制器和接口,運(yùn)行速度高于1866 Mbps數(shù)據(jù)速率。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |