完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12959個(gè) 瀏覽:637083次 帖子:8006個(gè)
在推斷更大的網(wǎng)絡(luò)時(shí)如何解決計(jì)算復(fù)雜性增加的問題
量化是權(quán)重或激活(每層的輸入和輸出)中比特的減少,通常在 fp32 中構(gòu)建。眾所周知,深度學(xué)習(xí)在推理過程中能夠以比訓(xùn)練過程更低的位精度進(jìn)行處理
淺析FPGA原型驗(yàn)證系統(tǒng)的時(shí)鐘資源
如果SoC設(shè)計(jì)規(guī)模小,在單個(gè)FPGA內(nèi)可以容納,那么只要系統(tǒng)中的FPGA具有所SoC所設(shè)計(jì)需要時(shí)鐘的數(shù)量
2023-05-23 標(biāo)簽:fpgapllSoC設(shè)計(jì) 1.5k 0
時(shí)序邏輯電路設(shè)計(jì)之計(jì)數(shù)器
前面已經(jīng)學(xué)習(xí)了時(shí)序邏輯電路中的基本單元:觸發(fā)器,這次就用其來整點(diǎn)活,實(shí)現(xiàn)計(jì)數(shù)器的設(shè)計(jì),計(jì)數(shù)器可以說是任何和時(shí)序有關(guān)的設(shè)計(jì)都會(huì)用到他。
2023-05-22 標(biāo)簽:fpgaled計(jì)數(shù)器 7.2k 0
FPGA 即 Field Programmable Gate Arrays,現(xiàn)場(chǎng)可編程門陣列。如果邏輯代數(shù)為數(shù)字世界的理論指導(dǎo),那么邏輯門電路就是蓋起座...
FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器
本文是本系列的第五篇,本文主要介紹FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器,xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
基于FPGA的量子通信系統(tǒng)偏振態(tài)制備及控制集成化研究
在以偏振編碼為基礎(chǔ)的量子保密通信中,由于外界溫度、應(yīng)力以及光纖制造缺陷等因素,使得偏振態(tài)無法保持長(zhǎng)期穩(wěn)定,增加了系統(tǒng)誤碼率
2023-05-22 標(biāo)簽:fpga控制系統(tǒng)示波器 1.8k 0
介紹FPGA奇偶校驗(yàn)的基本原理及實(shí)現(xiàn)方法
在數(shù)字電路中,數(shù)據(jù)的正確性非常重要。為了保證數(shù)據(jù)的正確性,在傳輸數(shù)據(jù)時(shí)需要添加一些冗余信息,以便在接收端進(jìn)行校驗(yàn)。
詳細(xì)介紹FPGA狀態(tài)機(jī)的設(shè)計(jì)和應(yīng)用
FPGA的特點(diǎn)是并行執(zhí)行,但如果需要處理一些具有前后順序的事件,就需要使用狀態(tài)機(jī)。
通過FPGA實(shí)現(xiàn)一個(gè)以太網(wǎng)控制器MAC的實(shí)例
一般所說的以太網(wǎng)協(xié)議是指根據(jù) IEEE 802.3 規(guī)范制定的局域網(wǎng)協(xié)議(LAN,Local AreaNetwork)中的 CSMA/CD 協(xié)議。目前,...
多片F(xiàn)PGA原型平臺(tái)中的啟動(dòng)同步研究
假如給定FPGA內(nèi)的時(shí)鐘沒有正確運(yùn)行,那么我們多片F(xiàn)PGA系統(tǒng)的整體將不能同時(shí)啟動(dòng),這將有可能是致命的。
數(shù)據(jù)中心加速芯片需求大爆發(fā),F(xiàn)PGA正領(lǐng)跑市場(chǎng)
在傳統(tǒng)數(shù)據(jù)中心部署方案中,計(jì)算和數(shù)據(jù)處理都是由CPU完成,存儲(chǔ)和網(wǎng)絡(luò)資源也是圍繞CPU進(jìn)行部署。然而,由于人工智能和物聯(lián)網(wǎng)市場(chǎng)的爆發(fā),云端數(shù)據(jù)量呈指數(shù)級(jí)...
2023-05-20 標(biāo)簽:FPGACPU數(shù)據(jù)中心 2.6k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |