完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12959個(gè) 瀏覽:637113次 帖子:8006個(gè)
XPM_CDC_SYNC_RST的Verilog代碼如下圖所示。代碼第16行參數(shù)DEST_SYNC_FF取值范圍為2~10的整數(shù),定義了級(jí)聯(lián)寄存器的個(gè)數(shù)。
2023-04-06 標(biāo)簽:fpga觸發(fā)器復(fù)位信號(hào) 3.2k 0
高清多媒體接口(High Definition Multimedia Interface)是一種全數(shù)字化視頻和聲音發(fā)送接口,可以發(fā)送未壓縮的音頻及視頻信號(hào)。
基于FPGA實(shí)現(xiàn)分離用軟件的圖像處理系統(tǒng)設(shè)計(jì)
灰度直方圖統(tǒng)計(jì)直方圖是圖像的灰度分布統(tǒng)計(jì)的一種表示方法,統(tǒng)計(jì)目標(biāo)圖像中各個(gè)灰度點(diǎn)的像素個(gè)數(shù),很多對(duì)于圖像的調(diào)整算法都是基于此進(jìn)行的;如何基于FPGA進(jìn)行...
如何使用Verilog HDL進(jìn)行FPGA設(shè)計(jì)
FPGA設(shè)計(jì)流程是利用EDA開(kāi)發(fā)軟件和編程工具對(duì)FPGA芯片進(jìn)行開(kāi)發(fā)的過(guò)程。FPGA的設(shè)計(jì)流程如上圖所示:包括設(shè)計(jì)定義、代碼實(shí)現(xiàn)、功能仿真、邏輯綜合、前...
以DPU為中心的數(shù)據(jù)中心網(wǎng)絡(luò)架構(gòu)分析
DPU SoC的產(chǎn)品是前者迭代的終極形態(tài),需具備超高的異構(gòu)芯片技術(shù),通用可編程等特性,連同先進(jìn)的芯片工藝,才能夠滿(mǎn)足更復(fù)雜、更廣泛、更高性能的應(yīng)用需求。
使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處
自從幾十年前首次推出FPGA 以來(lái),每種新架構(gòu)都繼續(xù)在采用按位(bit-wise)的布線(xiàn) 結(jié)構(gòu)。 雖然這種方法一直是成功的,但是隨著高速通信標(biāo)準(zhǔn)的興起,...
上一篇《XDC 約束技巧之時(shí)鐘篇》介紹了 XDC 的優(yōu)勢(shì)以及基本語(yǔ)法,詳細(xì)說(shuō)明了如何根據(jù)時(shí)鐘結(jié)構(gòu)和設(shè)計(jì)要求來(lái)創(chuàng)建合適的時(shí)鐘約束。我們知道 XDC 與 U...
基于Arm Cortex-M0處理器的智能娛樂(lè)收音機(jī)系統(tǒng)設(shè)計(jì)
本系統(tǒng)的主要功能部件包括ARM Cortex-M0內(nèi)核、AHB總線(xiàn)矩陣、CMSIS-DAP調(diào)試端口、語(yǔ)音識(shí)別模塊、SD卡模塊等,具體系統(tǒng)框圖如下圖所示。
PYNQ經(jīng)典項(xiàng)目分享:可重配置IO
上圖為工程項(xiàng)目示意圖。通過(guò)軟硬件劃分,在PS端中負(fù)責(zé)Linux和通信,PL端例化了6個(gè)PR(Partitial Reconfiguration)塊。每個(gè)...
FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開(kāi)源網(wǎng)站?
Opencores是一個(gè)開(kāi)源的數(shù)字電路設(shè)計(jì)社區(qū),它提供了免費(fèi)的開(kāi)源IP(知識(shí)產(chǎn)權(quán))核心,讓工程師和愛(ài)好者們可以使用這些IP核心來(lái)構(gòu)建自己的數(shù)字電路設(shè)計(jì)。...
幾方面簡(jiǎn)單說(shuō)明一下:EDA、IP、編譯速速、生態(tài)
尤其是在使用邏輯分析儀時(shí)候,會(huì)重新生成新的二進(jìn)制文件(新的文件名),而上圖的文件位置并不會(huì)更新成新的文件,需要重新選擇,這兩點(diǎn)很容易讓你下載到FPGA的...
基于FPGA板卡的EDA、IP、編譯速速、生態(tài)介紹
高云的FPGA還有一個(gè)好處就是無(wú)需外部FLASH就可以固化啟動(dòng)文件,因?yàn)镕PGA內(nèi)部有FLASH(類(lèi)似Intel CPLD),也可以使用外部FLASH進(jìn)...
LVDS高速ADC接口, xilinx FPGA實(shí)現(xiàn)
使用的AD芯片是ADI的AD9653,125M16bit高精度高速ADC,用到的采樣速率是80M。其SPI配置會(huì)單獨(dú)開(kāi)一篇來(lái)講,SPI配置里面有個(gè)大坑,...
如何在可編程邏輯中實(shí)現(xiàn)MCU內(nèi)核設(shè)計(jì)
有時(shí),微控制器本身可以完全滿(mǎn)足設(shè)計(jì)的所有功能要求。對(duì)于大多數(shù)嵌入式系統(tǒng)設(shè)計(jì),編程良好、高度集成的嵌入式處理器是工程師可用的最具成本效益、最節(jié)能、最快的解...
介紹一種采用光SerDes而非電SerDes的高速收發(fā)器
同時(shí)介紹一種采用光電集成技術(shù)的,即采用光SerDes而非電SerDes的高速收發(fā)器。
Xilinx FPGA Multiboot設(shè)計(jì)與實(shí)現(xiàn)(Spartan-6和Kintex-7示例)
FPGA的硬件可編程性給設(shè)計(jì)帶來(lái)了很高的靈活性,基于FPGA的產(chǎn)品也會(huì)有更新或升級(jí)的需求,而且大多數(shù)情況下由于現(xiàn)場(chǎng)環(huán)境、人力物力成本的限制,無(wú)法通過(guò)下載...
在FPGA上實(shí)現(xiàn)一個(gè)模塊,求32個(gè)輸入中的最大值和次大值
從算法本身來(lái)看,找最大值和次大值的過(guò)程很簡(jiǎn)單;通過(guò)兩次遍歷:第一次求最大值,第二次求次大值; 算法復(fù)雜度是O(2n)。FPGA顯然不可能在一個(gè)周期內(nèi)完成...
Pmod接口分為HOST和和Peripheral兩種類(lèi)型,分為6pin、8pin和12pin等幾類(lèi),詳見(jiàn)“Digilent Pmod interface...
FSK通信系統(tǒng)主要由基帶數(shù)據(jù)生成模塊(pcm.v)、FSK調(diào)制模塊(fsk_mod.v) 、FSK解調(diào)模塊(fsk_demod.v)和鎖相環(huán)位同步模塊(...
2023-03-31 標(biāo)簽:fpga鎖相環(huán)數(shù)字信號(hào)處理 6.5k 0
現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 是許多原型和中小批量產(chǎn)品的核心。FPGA 的主要優(yōu)勢(shì)是開(kāi)發(fā)過(guò)程中的靈活性、簡(jiǎn)單的升級(jí)路徑、更快的上市時(shí)間和相對(duì)較低的成本...
2023-03-30 標(biāo)簽:fpga開(kāi)關(guān)穩(wěn)壓器線(xiàn)性穩(wěn)壓器 2.9k 0
換一批
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |