完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12960個(gè) 瀏覽:637128次 帖子:8006個(gè)
在這個(gè)項(xiàng)目中,我們的主要目的是開發(fā)一款智能手套,幫助使用手語的人在日常生活中輕松交流。
這是新的系列教程,在本教程中,我們將介紹使用 FPGA 實(shí)現(xiàn)深度學(xué)習(xí)的技術(shù),深度學(xué)習(xí)是近年來人工智能領(lǐng)域的熱門話題。
7系列FPGA是基于28nm工藝制程。在7系列FPGA中,每個(gè)輸入/輸出區(qū)域(I/O Bank)包含50個(gè)輸入/輸出管腳,其中有4對(duì)(8個(gè))全局時(shí)鐘管腳...
2023-03-03 標(biāo)簽:fpga收發(fā)器時(shí)鐘緩沖器 3.4k 0
用C語言實(shí)現(xiàn)一個(gè)全連接層和激活函數(shù)ReLU
全連接層是將輸入向量X乘以權(quán)重矩陣W,然后加上偏置B的過程。下面轉(zhuǎn)載第二篇的圖,能按照這個(gè)圖計(jì)算就可以了。
可以看出從器件排布來看,一些芯片的濾波退耦電容都緊靠芯片周圍,F(xiàn)PGA掛的幾顆DDR盡量也都靠近FPGA,并且排布整齊...
揭開JESD204B轉(zhuǎn)換器內(nèi)確定性延遲的神秘面紗
對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用,校正和匹配轉(zhuǎn)換器之間的延遲變化的能力至關(guān)重要。圍繞此功能的系統(tǒng)設(shè)計(jì)至關(guān)重要,因?yàn)閺哪M采...
2023-02-28 標(biāo)簽:FPGA轉(zhuǎn)換器adc 3.8k 0
大型鋼結(jié)構(gòu)建筑,汽車,山脈,甚至人類都能在真正的大氣閃電中幸存下來。人類也可以創(chuàng)造自己的微型閃電(火花)并生存下來。然而,當(dāng)這些火花到達(dá)IC時(shí),會(huì)產(chǎn)生重...
神經(jīng)網(wǎng)絡(luò)計(jì)算會(huì)通過網(wǎng)絡(luò)中的每個(gè)層。對(duì)于給定層,每個(gè)神經(jīng)元的值通過相乘和累加上一層的神經(jīng)元值和邊權(quán)重來計(jì)算。計(jì)算非常依賴于多重累積運(yùn)算。DNN計(jì)算包括正向...
2023-02-28 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)gpu 943 0
在航空和汽車等安全攸關(guān)的行業(yè),如果采用基于模型的設(shè)計(jì)方法論(MBD),需要額外引入背靠背測(cè)試的概念,具體來說,使用模型開發(fā)的過程中,背靠背測(cè)試包含 SI...
在FPGA和DSP兩種處理器之間實(shí)現(xiàn)SRIO協(xié)議的方法
隨著高性能信號(hào)處理系統(tǒng)對(duì)運(yùn)算速度、通信速率等要求的不斷提高,單獨(dú)的處理器(如FPGA或DSP)無法滿足高速實(shí)時(shí)信號(hào)處理的需求。
FPGA運(yùn)算單元對(duì)高算力浮點(diǎn)應(yīng)用
MLP全稱Machine Learning Processing單元,是由一組至多32個(gè)乘法器的陣列,以及一個(gè)加法樹、累加器、還有四舍五入roundin...
2023-02-27 標(biāo)簽:fpga乘法器機(jī)器學(xué)習(xí) 640 0
ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析與測(cè)試-米爾MYD-JX8MMA7
本次測(cè)試內(nèi)容為米爾MYD-JX8MMA7開發(fā)板其ARM端的測(cè)試?yán)蘰cie2screen并介紹一下FPGA端程序的修改。
FPGA與主流芯片(CPU、GPU、ASIC)的對(duì)比
大量的數(shù)據(jù)要經(jīng)過更多的測(cè)試,然后被送到掩膜車間和制造實(shí)際集成電路的工廠。這個(gè)過程可以制造出相當(dāng)接近底層芯片工藝的潛在最大密度、速度和能效的集成電路。
FPGA加速圖數(shù)據(jù)庫(kù)查詢執(zhí)行
本篇博客主要講解發(fā)布于 Microprocessors and Microsystems 的文章《Semi-static Operator Graphs...
2023-02-23 標(biāo)簽:fpga存儲(chǔ)數(shù)據(jù)庫(kù) 932 0
淺析FPGA加速圖數(shù)據(jù)庫(kù)查詢執(zhí)行的步驟
在當(dāng)今的數(shù)據(jù)化場(chǎng)景越來越豐富的大環(huán)境下,涌現(xiàn)出的非結(jié)構(gòu)化數(shù)據(jù)存儲(chǔ)分析被應(yīng)用于多數(shù)領(lǐng)域。
PCI Express 是用來互聯(lián)計(jì)算機(jī)和外圍設(shè)備的高速接口總線,是一種能夠應(yīng)用于移動(dòng)設(shè)備,臺(tái)式電腦,工作站,服務(wù)器,嵌入式計(jì)算機(jī)和通信平臺(tái)等。
2023-02-23 標(biāo)簽:fpgaPCI嵌入式計(jì)算機(jī) 1.4萬 0
基于FPGA的PCIE應(yīng)用架構(gòu)設(shè)計(jì)分析(2)
通過AXI_Lite接口來配置Bram,通過這個(gè)ram來與PC機(jī)進(jìn)行一定的數(shù)據(jù)交互,解決圖像斷幀的現(xiàn)象
2023-02-23 標(biāo)簽:fpga數(shù)據(jù)傳輸PCIe 2.4k 0
基于FPGA的PCIE應(yīng)用架構(gòu)設(shè)計(jì)分析(1)
PCIe總線作為處理器系統(tǒng)的局部總線,其作用與PCI總線類似,主要目的是為了連接處理器系統(tǒng)中的外部設(shè)備,當(dāng)然PCIe總線也可以連接其他處理器系統(tǒng)。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |