完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章：12960個(gè) 瀏覽：637128次 帖子：8006個(gè)
ROHM擁有各種各樣的DC/DC轉(zhuǎn)換器IC，其中包括適合用于FPGA電源的產(chǎn)品陣容。這里列舉的8種機(jī)型，可滿足FPGA需要的電源規(guī)格，也提供參考設(shè)計(jì)。
2023-02-17 標(biāo)簽：fpga轉(zhuǎn)換器 1.9k 0
基于FPGA實(shí)現(xiàn)分離用軟件的圖像處理系統(tǒng)設(shè)計(jì)
用一個(gè)圖像區(qū)域的各個(gè)像素的平均值來代替原圖像的各個(gè)像素值，主要作用是減小銳度，減小噪聲。均值濾波一般出現(xiàn)在圖像處理的預(yù)處理步驟。
圖像處理的算法中，大部分需要采用浮點(diǎn)數(shù)運(yùn)算，而浮點(diǎn)數(shù)運(yùn)算再FPGA中是非常不劃算的，因此需要轉(zhuǎn)換成定點(diǎn)數(shù)計(jì)算，此時(shí)會設(shè)計(jì)到浮點(diǎn)運(yùn)算轉(zhuǎn)定點(diǎn)運(yùn)算時(shí)精度下降的問題。
賽靈思的FPGA有多種配置接口，如SPI，BPI，SeletMAP，Serial，JTAG等；如果從時(shí)鐘發(fā)送者的角度分，還可以分為主動Master（即由...
單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達(dá)式覆蓋率必須達(dá)到100％，這三種覆蓋率都可以通過modelsim來查看，不過需要在編譯該模塊時(shí)要在Comp...
2023-02-16 標(biāo)簽：fpga仿真數(shù)據(jù)信號 1.6k 0
使用FPGA實(shí)現(xiàn)深度學(xué)習(xí)技術(shù)應(yīng)用
在圖像處理中，對RGB輸入圖像進(jìn)行噪聲去除等濾波處理，并頻繁地進(jìn)行RGB圖像的處理。在這種情況下，卷積過程往往是針對每個(gè)通道（R/G/B）獨(dú)立完成的，輸...
ZYNQ擁有ARM+FPGA這個(gè)神奇的架構(gòu)，那么ARM和FPGA究竟是如何進(jìn)行通信的呢？本章通過剖析AXI總線源碼，來一探其中的秘密。
Pad-to-Setup：也被稱為OFFSET IN BEFORE約束，是用來保證外部輸入時(shí)鐘和外部輸入數(shù)據(jù)的時(shí)序滿足FPGA內(nèi)部觸發(fā)器的建立時(shí)間要求的...
典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時(shí)鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個(gè)配置過程。
在FPGA上實(shí)現(xiàn)深度學(xué)習(xí)
MNIST 數(shù)據(jù)庫（http://yann.lecun.com/exdb/mnist/）是一個(gè)包含 0 到 9 的手寫數(shù)字的數(shù)據(jù)集，并為每個(gè)手寫數(shù)字定義...
2023-02-15 標(biāo)簽：fpga數(shù)據(jù)庫python 3.9k 0
EasyGo使用筆記：無需FPGA編譯，單相級聯(lián)逆變器并網(wǎng)實(shí)驗(yàn)應(yīng)用測試
“Easygo 仿真平臺操作非常簡單，基本可實(shí)現(xiàn)免培訓(xùn)操作。它在線調(diào)整電路參數(shù)的功能非常好用，輕松解決了想在線驗(yàn)證突變工況的控制特性的需求?！?/p>
自動駕駛主流架構(gòu)方案對比：GPU、FPGA、ASIC
當(dāng)前主流的AI芯片主要分為三類，GPU、FPGA、ASIC。GPU、FPGA均是前期較為成熟的芯片架構(gòu)，屬于通用型芯片。ASIC屬于為AI特定場景定制的...
最近在編寫完FPGA邏輯，成功生成.bin文件后，發(fā)現(xiàn)將數(shù)據(jù)流文件燒寫到Flash時(shí)間過長，突然想起可以通過Vivado軟件進(jìn)行設(shè)置，提高燒寫速度。
關(guān)于FPGA設(shè)計(jì)的8個(gè)重要關(guān)鍵技術(shù)！
硬件原則主要針對HDL代碼編寫而言：Verilog是采用了C語言形式的硬件的抽象，它的本質(zhì)作用在于描述硬件，它的最終實(shí)現(xiàn)結(jié)果是芯片內(nèi)部的實(shí)際電路。
2023-02-14 標(biāo)簽：fpgacpld數(shù)據(jù)接口 1.7k 0
簡單電路在處理器發(fā)熱時(shí)激活風(fēng)扇
冷卻風(fēng)扇在 PC、工作站和其他系統(tǒng)中很常見，在正常運(yùn)行期間會產(chǎn)生大量熱量。然而，在許多這樣的系統(tǒng)中，并非100%需要冷卻。在這些系統(tǒng)中，最好僅在需要冷卻...
整數(shù)在 IEEE 的規(guī)定上有短整數(shù) short integer , 中整數(shù) integer 和 長整數(shù) long integer
加載配置幀后，比特流指示設(shè)備進(jìn)入啟動序列。啟動序列由8相（0-7階段）順序狀態(tài)機(jī)控制。啟動順控程序執(zhí)行下表中列出的任務(wù)。每個(gè)啟動事件的特定階段是用戶可編程的。
謹(jǐn)慎地選擇高端 FPGA (包括 Arria 10) 的電源管理解決方案應(yīng)謹(jǐn)慎地選擇。經(jīng)過審慎考慮的電源管理設(shè)計(jì)可縮減 PCB 尺寸、重量和復(fù)雜性，并可...
光纖傳輸系統(tǒng)由PDH發(fā)展到SDH，再到后來的WDM系統(tǒng)，從最初的單波長通道發(fā)展到多波長通道，光纖通信系統(tǒng)的傳輸容量在不斷提高，光纖傳輸系統(tǒng)未來會繼續(xù)沿著...
BD95601MUV與BD95602MUV是支持近年來的低電壓大電流電源規(guī)格的開關(guān)穩(wěn)壓器控制器IC，不僅效率高、具備多種保護(hù)功能，作為需要高精度、高穩(wěn)定...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 長沙勒克斯教育咨詢有限公司
湖南省長沙市開福區(qū)月湖街道匍園路20號聚恒科技園1棟2301-1房
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023036445號-105-1
