完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12961個 瀏覽:637140次 帖子:8006個
主流芯片廠商已開始全面布局:intel已擁有CPU、FPGA、IPU產(chǎn)品線,正加大投入GPU產(chǎn)品線,推出最新的Falcon Shores架構(gòu),打磨異構(gòu)封...
時序約束主要包括周期約束(FFS到FFS,即觸發(fā)器到觸發(fā)器)和偏移約束(IPAD到FFS、FFS到OPAD)以及靜態(tài)路徑約束(IPAD到OPAD)等3種...
在ultrascale+上利用VCU和DPU實現(xiàn)的智能零售系統(tǒng)
整個系統(tǒng)是以DPU為核心,在 DPU 上部署對象檢測模型實現(xiàn)實時智能檢測,該系統(tǒng)視頻輸入可以來自 VCU 解碼的視頻或來自相機的實時視頻圖像。
為什么FPGA難學(xué)?FPGA的內(nèi)部結(jié)構(gòu)解析
“時鐘是時序電路的控制者”這句話太經(jīng)典了,可以說是FPGA設(shè)計的圣言。FPGA的設(shè)計主要是以時序電路為主,因為組合邏輯電路再怎么復(fù)雜也變不出太多花樣,理...
在IIC總線上傳送信息時的時鐘同步信號是由掛接在SCL時鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件,一旦某個器...
LPM模式下應(yīng)用接收的線性濾波器,可衰減低頻信號分量,放大奈奎斯特頻率附近的分量,并衰減更高頻率,這樣就抵消了通道的低通特性。
數(shù)據(jù)接口的同步是 FPGA/CPLD 設(shè)計的一個常見問題,也是一個重點和難點,很多設(shè)計不穩(wěn)定都是源于數(shù)據(jù)接口的同步有問題。在電路圖設(shè)計階段,一些工程師手...
FPGA是在PAL、PLA和CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來的一種更復(fù)雜的可編程邏輯器件。它是ASIC領(lǐng)域中的一種半定制電路,既解決了定制電路...
數(shù)字電路根據(jù)邏輯功能的不同特點,可以分成兩大類:一類叫做組合邏輯電路,簡稱組合電路或組合邏輯;另一類叫做時序邏輯電路,簡稱時序電路或時序邏輯。
本文主要介紹基于OpenAMP框架的雙核ARM通信案例的使用說明,CPU0(Master)運行Linux系統(tǒng),CPU1(Remote)運行裸機或Free...
相比CPU、GPU、ASIC,F(xiàn)PGA的優(yōu)勢
通用處理器(CPU)的摩爾定律已入暮年,而機器學(xué)習(xí)和 Web 服務(wù)的規(guī)模卻在指數(shù)級增長。 人們使用定制硬件來加速常見的計算任務(wù),然而日新月異的行業(yè)又要求...
比特流是一個常用詞匯,用于描述包含F(xiàn)PGA完整內(nèi)部配置狀態(tài)的文件,包括布線、邏輯資源和IO設(shè)置。大多數(shù)現(xiàn)代FPGA都是基于SRAM的,包括Xilinx ...
本文對如何在一個工程里例化和使用多個BSCANE2模塊做一個簡單說明。
話說網(wǎng)表約束中的CLOCK_DEDICATED_ROUTE、MARK_DEBUG和DONT_TOUCH,在實際工程中常常都可能遇上。MARK_DEBUG...
report_cdc 可以報告設(shè)計中所有的 cdc 路徑并將其分類(前提是時鐘被約束好),我們可以基于該報告來檢查設(shè)計中是否有不安全的 cdc 路徑。
如前所述,F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的,即解決了定...
人工智能應(yīng)用的架構(gòu)探索很復(fù)雜,涉及多項研究。首先,我們可以針對單個問題,例如內(nèi)存訪問,也可以查看整個處理器或系統(tǒng)。大多數(shù)設(shè)計都是從內(nèi)存訪問開始的。有很多...
整個FPGA設(shè)計的總功耗由三部分功耗組成:1. 芯片靜態(tài)功耗;2. 設(shè)計靜態(tài)功耗;3. 設(shè)計動態(tài)功耗。
用于信號和數(shù)據(jù)處理電路的緊湊型DC-DC轉(zhuǎn)換器解決方案
FPGA、SoC 和微處理器的處理能力不斷提高,導(dǎo)致原始功耗要求相應(yīng)增加。隨著所需電源軌的數(shù)量及其承載能力的增加,必須快速考慮電源系統(tǒng)的設(shè)計和性能。LT...
2022-11-23 標(biāo)簽:fpga轉(zhuǎn)換器微處理器 1.3k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |