完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12967個(gè) 瀏覽:637455次 帖子:8006個(gè)
FPGA模塊里的Xilinx Vivado選項(xiàng)頁包括哪些項(xiàng)目
兩種方式可顯示該頁面: 右鍵單擊項(xiàng)目瀏覽器窗口中FPGA終端下的程序生成規(guī)范,從快捷菜單中選擇新建?編譯,打開編譯屬性對話框。在類別列表中選擇Xilin...
FPGA設(shè)計(jì)約束技巧之XDC約束之I/O篇(下)
XDC中的I/O約束雖然形式簡單,但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應(yīng)用特性決定了其在接口上有多種構(gòu)建和實(shí)現(xiàn)方式,所以從UCF到XD...
2017-11-17 標(biāo)簽:fpgaFPGA設(shè)計(jì)xdc 8.3k 0
FPGA設(shè)計(jì)約束技巧之XDC約束之I/O篇 (上)
從UCF到XDC的轉(zhuǎn)換過程中,最具挑戰(zhàn)的可以說便是本文將要討論的I/O約束了。 I/O 約束的語法 XDC 中可以用于 I/O 約束的命令包括 set_...
2017-11-17 標(biāo)簽:fpgaFPGA設(shè)計(jì)xdc 1.4萬 0
NI視覺開發(fā)模塊加速嵌入式視覺應(yīng)用的開發(fā)
NI CompactRIO平臺(tái)提供了業(yè)界第一批可編程自動(dòng)化控制器(PAC)以實(shí)現(xiàn)內(nèi)置視覺功能,并提供一個(gè)完全集成的高效設(shè)計(jì)來縮短產(chǎn)品上市時(shí)間和減小系統(tǒng)尺...
MACsec綜合FPGA的IP內(nèi)核提升數(shù)據(jù)中心安全性
數(shù)據(jù)中心設(shè)備設(shè)計(jì)人員將結(jié)合采用基于FPGA的內(nèi)核來提供安全的高性能以太網(wǎng)鏈路。 云存儲(chǔ)和IT服務(wù)包對IT 經(jīng)理而言極富吸引力,因?yàn)檫@不僅能降低成本,而且...
Zynq SoC的完整60GHz雙向數(shù)據(jù)通信方案詳解
賽靈思毫米波調(diào)制解調(diào)器解決方案可幫助基礎(chǔ)架構(gòu)廠商為其無線回程網(wǎng)絡(luò)開發(fā)成本優(yōu)化的高度靈活的可定制鏈路。該解決方案主要面向賽靈思Zynq?7000全可編程S...
算法重構(gòu)和Vivado HLS在FPGA上快速實(shí)現(xiàn)高吞吐量的處理引擎
如果您正在努力開發(fā)計(jì)算內(nèi)核,而且采用常規(guī)內(nèi)存訪問模式,并且循環(huán)迭代間的并行性比較容易提取,這時(shí),Vivado? 設(shè)計(jì)套件高層次綜合(HLS) 工具是創(chuàng)建...
如何使用Zynq SoC和賽靈思IP核簡化高速光學(xué)收發(fā)器模塊熱測試
本文介紹一種使用Zynq SoC和賽靈思IP 核簡化高速光學(xué)收發(fā)器模塊熱測試的方法。 隨著數(shù)據(jù)中心內(nèi)部光學(xué)收發(fā)器模塊的傳輸速度提高到前所未有的高度,數(shù)據(jù)...
從最初不起眼的膠合邏輯開始,F(xiàn)PGA已經(jīng)歷了漫長的發(fā)展道路。當(dāng)前FPGA的邏輯容量和靈活性已將其帶入了嵌入式設(shè)計(jì)的中心位置。目前,在單個(gè)可編程芯片上可實(shí)...
2017-11-17 標(biāo)簽:fpga 1.0萬 0
利用FPGA完成VGA顯示控制使其脫離PC機(jī)的控制分析和實(shí)驗(yàn)
設(shè)計(jì)中采用了Verilog HDL語言對賽靈思Basys開發(fā)板進(jìn)行編程設(shè)計(jì)。首先通過Image2Lcd軟件分別提取兩幅圖片的色彩信息數(shù)據(jù),將得到的數(shù)據(jù)存...
蘋果買了相機(jī)傳感器公司,下一步目標(biāo)是儲(chǔ)存設(shè)備和傳感器
蘋果(US-AAPL) 近來為了熱門芯片事業(yè)體,瞄準(zhǔn)并購以色列新創(chuàng)公司,認(rèn)為他們擁有快閃儲(chǔ)存設(shè)備和傳感器的先進(jìn)科技,但并未明確列出口袋名單。
利用Digilent Spartan-3 優(yōu)秀性能來實(shí)現(xiàn)Oberon系統(tǒng)
Digilent Spartan-3 開發(fā)板是由于其成本低、操作簡便,這使其適于教育機(jī)構(gòu),以獲得整套課堂教學(xué)套件。一個(gè)重大優(yōu)勢就是該開發(fā)板上有靜態(tài)RAM...
2017-11-17 標(biāo)簽:fpga 1.8k 0
支持25G/28G背板運(yùn)作 FPGA實(shí)現(xiàn)TB級網(wǎng)絡(luò)應(yīng)用突破
Romi Mayder/Frank Melinn (任職于賽靈思) 早在兩年前IEEE報(bào)告就指出,2015年通訊網(wǎng)絡(luò)的傳輸容量要求將達(dá)1Tbit/s,到...
2017-11-17 標(biāo)簽:fpga 3.2k 0
基于FPGA的DDR3用戶接口設(shè)計(jì)技術(shù)詳解
本文詳細(xì)介紹了在Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實(shí)現(xiàn)高速率DDR3芯片控制的設(shè)計(jì)思想和設(shè)計(jì)方案。針對高速實(shí)時(shí)數(shù)字信號...
IBERT IP及運(yùn)行工程生成配置文件與GTX管腳的驗(yàn)證
1. 選擇IP,選擇FPGA版本,protocol數(shù)量 (所有通道用一個(gè)速率的話一般只選擇1個(gè) protocol),速率,參考時(shí)鐘頻率,通道數(shù)量和Qua...
FPGA總線橋接在特種計(jì)算機(jī)中的應(yīng)用設(shè)計(jì)
本文針對特種計(jì)算機(jī)的多接口、微型化特點(diǎn),以FPGA 為核心將總線橋接技術(shù)應(yīng)用于特種計(jì)算機(jī)設(shè)計(jì)中,不僅完成計(jì)算機(jī)電源控制功能,而且以一顆主芯片實(shí)現(xiàn)多接口的...
基于IP核的PCI接口與具體功能的FPGA芯片設(shè)計(jì)
采用IP核的設(shè)計(jì)方法,將外設(shè)組件互連標(biāo)準(zhǔn)(PCI)總線接口與具體功能應(yīng)用集成在一個(gè)FPGA上芯片, 提高了系統(tǒng)的集成度。在對PCI IP核進(jìn)行概述的基礎(chǔ)...
基于FPGA與ad9252的時(shí)序約束高速解串設(shè)計(jì)
針對八通道采樣器AD9252的高速串行數(shù)據(jù)接口的特點(diǎn),提出了一種基于FPGA時(shí)序約束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行數(shù)據(jù),利...
基于cRIO-9031高性能控制器的控制和監(jiān)測應(yīng)用
CompactRIO高性能控制器基于LabVIEW RIO架構(gòu),采用了功能強(qiáng)大的Intel Atom片上系統(tǒng)(SoC)和Xilinx Kintex7 F...
2017-11-17 標(biāo)簽:fpgalabviewcompactrio 4.4k 0
FPGA的可編程COTS NIC對NFV軟件應(yīng)用性能的優(yōu)化
基于賽靈思 FPGA 的可編程COTS NIC 可將 NFV 軟件應(yīng)用性能提升 50 倍。 向網(wǎng)絡(luò)功能虛擬化 (NFV) 和軟件定義網(wǎng)絡(luò) (SDN) 的...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |