完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語言(HDL:Hardware Description Language),以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:716個 瀏覽:114575次 帖子:949個
關(guān)于Verilog語言標(biāo)準(zhǔn)層次問題
關(guān)于Verilog語言的官方標(biāo)準(zhǔn)全稱是《IEEE Std 1364-2001:IEEE Standard Verilog? Hardware Descr...
RTL頂層自動連線的秘密武器:Emacs verilog-mode介紹
Verilog-mode.el 是用于 Emacs 的非常流行的免費 Verilog 模式,它提供上下文相關(guān)的突出顯示、自動縮進,并提供宏擴展功能以大大...
如何設(shè)計可綜合的Verilog代碼和應(yīng)該遵循什么原則
在接觸Verilog 語法參考手冊的時候,我們發(fā)現(xiàn)其提供了一組非常豐富的功能來描述硬件。所以大家往往會疑惑那些Verilog語句是可綜合的,那些是只能用...
本文是本系列的第一篇,參考杜勇老師的數(shù)字濾波器MATLAB和Verilog實現(xiàn)以及一些網(wǎng)文博客,更新順序參考杜勇老師的書籍目錄。本文主要介紹關(guān)于數(shù)字信號...
2023-05-22 標(biāo)簽:matlab數(shù)字濾波器計算機 5.3k 0
布斯算法(Booth Algorithm)乘法器的Verilog實現(xiàn)
Booth 的算法檢查有符號二的補碼表示中 'N'位乘數(shù) Y 的相鄰位對,包括低于最低有效位 y?1 = 0 的隱式位。
Verilog語言是一種硬件描述語言(HDL),用于描述數(shù)字邏輯電路和系統(tǒng)。它是一種非常強大且廣泛使用的語言,在數(shù)字電路設(shè)計中扮演著重要的角色。其中, ...
2024-02-23 標(biāo)簽:硬件Verilog數(shù)字邏輯電路 5.2k 0
大家也應(yīng)該知道,在沒有verilog這種高級語言之前都是用原理圖設(shè)計,必須先構(gòu)思好整個電路框架,才能去實現(xiàn)。有了verilog以后這種思路并沒有被拋...
組合邏輯電路: 可以利用 assign 或者 always @(*) 語句描述。一般復(fù)雜的組合邏輯電路利用 always @(*)語句塊描述。如上加法...
對于testbench而言,端口應(yīng)當(dāng)和被測試的module一一對應(yīng)。端口分為input,output和inout類型產(chǎn)生激勵信號的時候,input對應(yīng)的...
設(shè)計工程師需要關(guān)心的主要有行覆蓋率(Block),條件覆蓋率(Expression),翻轉(zhuǎn)覆蓋率(Toggle),狀態(tài)機覆蓋率。本文從ASIC設(shè)計的角度...
2022-05-26 標(biāo)簽:Verilog 5.1k 0
現(xiàn)代邏輯設(shè)計中,時序邏輯設(shè)計是核心,而寄存器又是時序邏輯的基礎(chǔ),下面將介紹幾種常見的寄存器的Verilog設(shè)計代碼供初學(xué)者進行學(xué)習(xí)理解。
在實際工作中,許多公司對Verilog程序編寫規(guī)范都有要求。在公司內(nèi)部統(tǒng)一Verilog程序編寫規(guī)范不僅可以增強程序的可讀性、可移植性,而且也有助于邏輯...
基于FPGA的并行ADC與DAC Verilog實現(xiàn)案例
轉(zhuǎn)換的依據(jù)是一個簡單的運算關(guān)系:“補碼的整數(shù)值”+“原碼絕對值的整數(shù)值”=2^B,B為位寬。比如帶符號數(shù)原碼1110的補碼為1010:1110取絕對值0...
常用串行總線(一)——UART協(xié)議(Verilog實現(xiàn))
通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter),通常稱作UART。它將要傳輸?shù)馁Y料在串行通...
FPGA的數(shù)字信號處理:Verilog實現(xiàn)簡單的FIR濾波器
該項目介紹了如何使用 Verilog 實現(xiàn)具有預(yù)生成系數(shù)的簡單 FIR 濾波器。
2023-06-07 標(biāo)簽:fpga濾波器數(shù)字信號處理 4.9k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |