完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:308個(gè) 瀏覽:131746次 帖子:562個(gè)
深入淺出玩轉(zhuǎn)FPGA視頻:Quartus II調(diào)用ModeSim仿真實(shí)例
ModeSim是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速...
通過采用VHDL語言進(jìn)行MTM總線主模塊有限狀態(tài)機(jī)的設(shè)計(jì)與仿真驗(yàn)證
MTM總線(Module Testing and Maintenance bus,MTMbus)是一種同步、串行、用于系統(tǒng)級(jí)的背板測(cè)試及維護(hù)總線,可以實(shí)...
基于FPGA的SPI串行方式自動(dòng)發(fā)送技術(shù)設(shè)計(jì)
SPI接口應(yīng)用十分廣泛,在很多情況下,人們會(huì)用軟件模擬的方法來產(chǎn)生SPI時(shí)序或是采用帶SPI功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展,人們往往需要自...
基于可編程邏輯器件和VHDL語言實(shí)現(xiàn)算術(shù)邏輯單元的設(shè)計(jì)
隨著可編程邏輯器件的發(fā)展,F(xiàn)PGA的應(yīng)用已經(jīng)越來越廣泛,且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢(shì)。可編程邏輯器件FPGA以其高集成度...
基于MC8051 IP核和FPGA的頻率計(jì)設(shè)計(jì)
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語言進(jìn)行編程,設(shè)計(jì)了以MC8051 IPCore為核心的控...
采用VHDL語言結(jié)合CPLD器件實(shí)現(xiàn)異步串行通訊控制器的設(shè)計(jì)
串行通信實(shí)際上就是兩臺(tái)電子設(shè)備之間一位一位地發(fā)送和接收數(shù)據(jù),它分為同步通信和異步通信兩類。異步串行通信無需數(shù)據(jù)時(shí)鐘、幀同步時(shí)鐘等時(shí)鐘信號(hào),數(shù)據(jù)的發(fā)送和接...
采用VHDL預(yù)言實(shí)現(xiàn)基于Petri網(wǎng)的并行控制器設(shè)計(jì)并進(jìn)行仿真驗(yàn)證
Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過一個(gè)液位控制系統(tǒng)實(shí)例具體介紹了這一方法...
基于VHDL文本的時(shí)序邏輯電路設(shè)計(jì)
用VHDL文本設(shè)計(jì)觸發(fā)器,觸發(fā)器的類型可任選一種。給出程序設(shè)計(jì)、仿真分析、硬件測(cè)試及詳細(xì)實(shí)驗(yàn)過程。
基于EDA的數(shù)字電路設(shè)計(jì)之計(jì)數(shù)電路控制信號(hào)
PLD設(shè)計(jì)中,原理圖輸入比較直觀。效率高,但設(shè)計(jì)大規(guī)模CPLD時(shí)顯得很繁瑣。當(dāng)進(jìn)行大規(guī)模CPLD設(shè)計(jì)時(shí)通常選擇文本輸入方式。如前所述,文本輸入有AHDL...
基于FPGA設(shè)計(jì)的智能控制器VHDL設(shè)計(jì)及測(cè)試
由于FPGA在智能控制器方面的大量使用,設(shè)計(jì)后的測(cè)試便成了設(shè)計(jì)者在開發(fā)過程中必須重點(diǎn)考慮的問題,同時(shí),一種好的測(cè)試方法不僅能及早發(fā)現(xiàn)設(shè)計(jì)中存在的問題,而...
圖像傳感器TCDl206的特點(diǎn)結(jié)構(gòu)分析及通過VHDL實(shí)現(xiàn)驅(qū)動(dòng)脈沖的設(shè)計(jì)
TCDl206是二相電極的雙溝道線型CCD,其結(jié)構(gòu)原理如圖1所示。中間一排是由多個(gè)光敏二極管構(gòu)成的光敏陣列,有效單元為2 160位,其作用是接收照射到C...
采用VHDL語言實(shí)現(xiàn)卷積碼編解碼器設(shè)計(jì)
數(shù)字信息在有噪信道中傳輸時(shí),會(huì)受到噪聲干擾的影響,誤碼總是不可避免的。為了在已知信噪比的情況下達(dá)到一定的誤碼率指標(biāo),在合理設(shè)計(jì)基帶信號(hào),選擇調(diào)制、解調(diào)方...
基于FPGA的USB接口控制器設(shè)計(jì)(VHDL)
由于 PDIUSBD12 在讀寫時(shí)序上有時(shí)間限制,例如每次讀寫操作之間的間隔不能小于 500ns,而 FPGA 的系統(tǒng)時(shí)鐘一般頻率都比較高,所以不能直接...
采用VHDL語言與FPGA實(shí)現(xiàn)衛(wèi)星同步數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)
便攜式衛(wèi)星通信,要求實(shí)現(xiàn)平臺(tái)集成度高、速度快、功耗小、體積小和成本低?,F(xiàn)場(chǎng)可編程門陣列(FPGA) 在結(jié)構(gòu)上由邏輯功能塊排列為陣列,并由可編程的內(nèi)部連線...
在FPGA芯片上使用VHDL語言實(shí)現(xiàn)UART模塊的設(shè)計(jì)
在數(shù)據(jù)采集系統(tǒng)中, 常需要進(jìn)行異步串行數(shù)據(jù)傳輸,目前廣泛使用的RS232異步串行接口,如8250、NS16450等專用集成芯片,雖然使用簡(jiǎn)單,卻有占用電...
基于梯形圖的VHDL設(shè)計(jì)方法進(jìn)行CPLD的開發(fā)設(shè)計(jì)
順序控制邏輯電路廣泛應(yīng)用于機(jī)器人、全自動(dòng)家用電器、工業(yè)自動(dòng)化設(shè)備及其它自動(dòng)化裝置中,它常采用CPLD器件進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)。
基于VHDL的串口RS232電路設(shè)計(jì) 隨著電子技術(shù)的發(fā)展,現(xiàn)場(chǎng)可編程門陣列 FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計(jì)者利用與器件相...
基于EP1C6Q240C8的FPGA芯片實(shí)現(xiàn)電子測(cè)試系統(tǒng)的設(shè)計(jì)
本文采用的是ALTERA公司的EP1C6Q240C8型號(hào)的FPGA,整個(gè)體統(tǒng)采用模塊化設(shè)計(jì)的思想,將各個(gè)模塊用VHDL語言描述出來再進(jìn)行連接。
FPGA工程師手記:FPGA系統(tǒng)設(shè)計(jì)黃金法則
當(dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)很多設(shè)計(jì)問題,而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。掌握FP...
2013-07-17 標(biāo)簽:FPGAFPGA設(shè)計(jì)C語言 2.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |