完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vivado
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級(jí)的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。
文章:642個(gè) 瀏覽:71201次 帖子:973個(gè)
基于Vivado HLS的計(jì)算機(jī)視覺(jué)開(kāi)發(fā)
OPENCV(Open Source Computer Vision)被廣泛的使用在計(jì)算機(jī)視覺(jué)開(kāi)發(fā)上。使用Vivado HLS視頻庫(kù)在zynq-7000...
2018-11-10 標(biāo)簽:soc計(jì)算機(jī)Vivado 1.8k 0
首先,什么是XPM?可能很多人沒(méi)聽(tīng)過(guò)也沒(méi)用過(guò),它的全稱是Xilinx Parameterized Macros,也就是Xilinx的參數(shù)化的宏,跟原語(yǔ)的...
在不重新安裝Vivado的情況下,是否能夠安裝線纜驅(qū)動(dòng)器?
如果 Xilinx USB/Digilent 線纜驅(qū)動(dòng)器在安裝 Vivado 設(shè)計(jì)套件時(shí)還沒(méi)有安裝,或者 Xilinx USB/Digilent 線纜驅(qū)...
2024-05-16 標(biāo)簽:驅(qū)動(dòng)器Vivado 1.8k 0
AMD-Xilinx 的 Vivado 開(kāi)發(fā)工具具有很多方便FPGA開(kāi)發(fā)功能,我最喜歡的功能之一是block design的設(shè)計(jì)流程。Vivado 中的...
vivado使用eco模式下的Replace Debug Probes
在抓信號(hào)過(guò)程中,想看的信號(hào)忘記抓了,如果重新抓取的話將會(huì)重新走一遍綜合、實(shí)現(xiàn)過(guò)程,浪費(fèi)極大時(shí)間,漏抓的信號(hào)就1bit,實(shí)在不值得重新再跑一遍程序。
有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開(kāi)布線后的dcp,直接在Vivado Tcl ...
verilog無(wú)法直接調(diào)用vhdl的ngc文件咋辦?
在vivado中的Settimg中,Target language可以選擇verilog,也可以選擇vhdl
? 交流問(wèn)題 ? Q :FPGA打磚塊小游戲,如何基于FPGA用verilog語(yǔ)言在Vivado平臺(tái)上寫打磚塊小游戲,最好能用到PS2與VGA。 A :...
2024-12-09 標(biāo)簽:FPGAVerilog HDLVivado 1.8k 0
Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法
在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板(Evaluation Board)進(jìn)行 FPGA 開(kāi)發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接...
2025-07-15 標(biāo)簽:FPGAamd開(kāi)發(fā)板 1.8k 0
為多個(gè)Vivado工程復(fù)用遠(yuǎn)程IP高速緩存
在設(shè)計(jì)周期中,您可保留多個(gè)版本的工程,這些工程使用相同的 IP 和相同的配置。重新運(yùn)行整個(gè)工程會(huì)導(dǎo)致每次都要重新生成 IP,很費(fèi)時(shí)間。
FPGA零基礎(chǔ)之Vivado-超聲波驅(qū)動(dòng)設(shè)計(jì)
聲音是我們?nèi)粘I钪胁豢扇鄙俚囊环N信號(hào),在傳遞信息的同時(shí),也在生活中的各個(gè)領(lǐng)域有較多的應(yīng)用。
2023-10-18 標(biāo)簽:驅(qū)動(dòng)器FPGA設(shè)計(jì)接收器 1.7k 0
使用高級(jí)綜合HLS開(kāi)發(fā)2D中值濾波器算法
該項(xiàng)目包含使用高級(jí)綜合 (HLS) 的 2D 中值濾波器算法的實(shí)現(xiàn)。該項(xiàng)目的目標(biāo)是在不到 3 ms的時(shí)間內(nèi)對(duì)測(cè)試圖像進(jìn)行去噪,同時(shí)消耗不到 25% 的可...
AMD Artix 7 FPGA OTA在線升級(jí)的實(shí)現(xiàn)
AMD FPGA支持的MultiBoot特性,可以使FPGA先嘗試啟動(dòng)最新的配置(bit)文件,后續(xù)稱為Update Bit。如果最新的配置文件出錯(cuò),再...
標(biāo)準(zhǔn)協(xié)議的規(guī)范中一般都對(duì)眼圖模板都有詳細(xì)的規(guī)定,使用 IBERT 完成眼圖掃描后,通過(guò)設(shè)置一些參數(shù),即可讓 Vivado 自動(dòng)將模板畫到眼圖上,具體操作...
為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開(kāi)發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來(lái)考慮。Xili...
vivado IP核cordic中sin和cos的計(jì)算
Architectural Configuration選擇為并行模式,具有單周期數(shù)據(jù)吞吐量和較大的硅面積。具有并行結(jié)構(gòu)配置的CORDIC核使用移位相加子...
AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)
每個(gè)工程下面都有一個(gè)生成vivado的腳本,用于重建vivado工程,有兩種方法可以使用,一是利用批處理文件,右鍵編輯create_project.bat
U50的AMD Vivado Design Tool flow設(shè)置
AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design To...
Vivado綜合默認(rèn)是timing driven模式,除了IO管腳等物理約束,建議添加必要的時(shí)序約束,有利于綜合邏輯的優(yōu)化,同時(shí)綜合后的design里面...
2023-07-03 標(biāo)簽:Vivado 1.6k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |