完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1689個 瀏覽:131215次 帖子:5361個
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載39:Spartan
下面通過一個簡單的實例介紹如何創(chuàng)建PlanAhead項目,進行I/O規(guī)劃。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載38:Spartan
PlanAhead允許導(dǎo)入多種不同類型的源文件,包括HDL和NGC核。在RTL編輯器中可以打開、編輯、開發(fā)RTL源文件。下面我們介紹【Sources】源...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載37:Spartan
這里介紹如何用PlanAhead進行RTL代碼開發(fā)與分析。需要說明一點,本章所用的所有實例都可以在PlanAhead的安裝目錄E:\Xilinx\11....
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載36:Spartan
PlanAhead工具是Xilinx提供的一個集成的、可視化的FPGA設(shè)計工具,它可以被應(yīng)用于FPGA設(shè)計過程中的不同階段,常見的應(yīng)用包括用PlanAh...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載34:Spartan
ChipScope Pro內(nèi)核插入器的文件后綴名為cdc。在ISE工程中可以創(chuàng)建一個新的cdc程序,也可以在實現(xiàn)流程中激活內(nèi)核插入器。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載35:Spartan
ChipScope Pro 分析工具(Analyzer tool)直接與ICON、ILA、IBA、VIO及IBERT核相連,用戶可以實時地創(chuàng)建或修改觸發(fā)條件。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載33:Spartan
下面通過一個簡單8位計數(shù)器的例子,了解如何在工程中添加ChipScope Pro內(nèi)核生成器的各個IP核,對FPGA內(nèi)部節(jié)點和邏輯進行觀測。在該實例中,我...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載32:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項目或者創(chuàng)建一個新的IP核工程。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載31:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項目或者創(chuàng)建一個新的IP核工程?!綱iew by function】→【Debu...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載30:Spartan
Xilinx針對不同類型的調(diào)試IP核,提供了不同的核生成器。本節(jié)重點介紹Xilinx Core Generator Tool(Xilinx IP核生成器...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載29:Spartan
ChipScope Pro 提供了多種不同功能的調(diào)試內(nèi)核,通常分成三類:邏輯調(diào)試內(nèi)核、誤比特率測試核和集成總線分析核。用戶根據(jù)系統(tǒng)的調(diào)試要求,應(yīng)用不同的...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載28:Spartan
FPGA和PCB設(shè)計人員保留一定數(shù)量FPGA引腳作為測試引腳,F(xiàn)PGA設(shè)計者在編寫FPGA代碼時,將需要觀察的FPGA內(nèi)部信號定義為模塊的輸出,在綜合實...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載41:Spartan
設(shè)計者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個或多個對象,或者單擊按鈕取消所有選...
FPGA設(shè)計中的約束文件有3類:用戶設(shè)計文件(.UCF文件)、網(wǎng)表約束文件(.NCF文件)以及物理約束文件(.PCF文件),可以完成時序約束、管腳約束以...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載45:Spartan
本節(jié)將簡單介紹在PlanAhead工具中如何應(yīng)用ChipScope核和分析工具進行邏輯調(diào)試與驗證。先通過一個向?qū)hipScope核插入設(shè)計中,選擇待...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載44:Spartan
FloorPlanning 工具是PlanAhead 的一個組成部分,用它可以對FPGA 設(shè)計進行分析,首先找到設(shè)計中的時序問題或者擁塞的問題,然后再通...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載43:Spartan
在ISE 中可以進行時序分析,在PlanAhead 中同樣也可以進行時序分析。下面介紹用PlanAhead 進行時序分析的步驟。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載42:Spartan
可以將綜合后網(wǎng)表文件導(dǎo)入PlanAhead,然后在PlanAhead 中完成關(guān)鍵時鐘,以及相關(guān)聯(lián)的I/O 端口的分配。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載46:Spartan
我們知道,PicoBlaze微控制器只提供一個中斷輸入口,如果設(shè)計中需要多個中斷,可以在FPGA中用邏輯實現(xiàn)。
Xilinx FPGA 嵌入式系統(tǒng)程序引導(dǎo)和啟動的流程
這篇blog想弄清楚FPGA上電配置后程序引導(dǎo)和啟動的整個流程是怎么樣的,不是談?wù)撊绾尉帉慴ootloader。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |