完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1689個(gè) 瀏覽:131215次 帖子:5361個(gè)
XILINX FPGA IP之FIFO Generator例化仿真
上文XILINX FPGA IP之FIFO對(duì)XILINX FIFO Generator IP的特性和內(nèi)部處理流程進(jìn)行了簡(jiǎn)要的說(shuō)明,本文通過(guò)實(shí)際例子對(duì)該I...
在數(shù)字設(shè)計(jì)中,fifo是數(shù)據(jù)操作任務(wù)所需的普遍結(jié)構(gòu),如跨時(shí)鐘域、低延遲內(nèi)存緩沖和總線寬度轉(zhuǎn)換。
XILINX FPGA IP之DDS Compiler_ip例化仿真
之前的文章對(duì)dds ip 的結(jié)構(gòu)、精度、參數(shù)、接口進(jìn)行了詳細(xì)的說(shuō)明,本文通過(guò)例化仿真對(duì)該IP的實(shí)際使用進(jìn)行演示。本文例化固定模式和可配置模式兩種模式分別...
Xilinx Vivado使用增量實(shí)現(xiàn)
增量實(shí)現(xiàn)自從首次獲得支持以來(lái),不斷升級(jí)演變,在此過(guò)程中已添加了多項(xiàng)針對(duì)性能和編譯時(shí)間的增強(qiáng)功能。它解決了實(shí)現(xiàn)階段針對(duì)快速迭代的需求,顯著節(jié)省了編譯時(shí)間,...
本文介紹一個(gè)FPGA 開源項(xiàng)目:Micro Blaze最小系統(tǒng)。MicroBlaze是Xilinx提供的一個(gè)軟核IP,該軟核是由FPGA片內(nèi)邏輯資源組成...
2023-09-01 標(biāo)簽:fpgaXilinxMicroBlaze 5.4k 0
基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試
本文介紹一個(gè)FPGA開源項(xiàng)目:基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試。IBERT是指誤碼率測(cè)試,在Vivado軟件中,IBERT 7 Series GTX ...
2023-08-31 標(biāo)簽:fpga收發(fā)器數(shù)據(jù)傳輸 4.7k 0
基于Xilinx FPGA AXI-EMC IP的EMIF通信測(cè)試
外部存儲(chǔ)器接口( EMIF )通信常用于FPGA和DSP之間的數(shù)據(jù)傳輸,即將FPGA作為DSP的外部SRAM、或者協(xié)同處理器等。Xilinx提供了AXI...
Xilinx 7系列FPGA的時(shí)鐘結(jié)構(gòu)解析
通過(guò)上一篇文章“時(shí)鐘管理技術(shù)”,我們了解Xilinx 7系列FPGA主要有全局時(shí)鐘、區(qū)域時(shí)鐘、時(shí)鐘管理塊(CMT)。 通過(guò)以上時(shí)鐘資源的結(jié)合,Xilin...
通過(guò)使用Xilinx 的 XC7A35T-2CSG325C Artix-7 FPGA,ThunderScope 可以將 1 GB/s 的實(shí)時(shí)采樣數(shù)據(jù)傳輸...
2023-08-29 標(biāo)簽:fpga示波器數(shù)據(jù)傳輸 1.4k 0
手把手教你動(dòng)態(tài)編輯Xilinx FPGA內(nèi)LUT內(nèi)容
在7系列FPGA中,將近2/3的SLICE是SLICEL,其余的是SLICEM[1],也就是說(shuō),F(xiàn)PGA內(nèi)2/3的資源在bitstream文件下載后,其...
Linux下如何通過(guò)UIO監(jiān)控PL給到PS的中斷
xilinx mpsoc 平臺(tái)中,PS 和 PL 進(jìn)行交互時(shí),PS 需要獲取 PL 發(fā)出的中斷信號(hào)。從 mpsoc 技術(shù)參考手冊(cè) ug1085 TRM ...
嵌入式Linux設(shè)備如何添加開機(jī)啟動(dòng)文件
嵌入式 Linux 設(shè)備通常會(huì)使用 sysvinit 或 systemd 兩種方式中的一種作為開機(jī)啟動(dòng)的方式。xilinx petalinux 2021...
fpga內(nèi)部主要結(jié)構(gòu)及其功能分析(Kintex-7FPGA內(nèi)部結(jié)構(gòu))
Kintex-7 FPGA的內(nèi)部結(jié)構(gòu)相比傳統(tǒng)FPGA的內(nèi)部結(jié)構(gòu)嵌入了DSP48E1,PCIE,GTX,XADC,高速IO口等單元,大大提升了FPGA的性能。
自從 Vitis 的發(fā)布,AMD 在 Github 上也開源了很多資源,方便開發(fā)者進(jìn)行自己的設(shè)計(jì),減少產(chǎn)品上市時(shí)間。所以我們來(lái)看一下如何獲取和使用 Gi...
100G以太網(wǎng)為8K有效負(fù)載做好準(zhǔn)備
借助最新設(shè)備,8K 超高清( 8K UHD )在專業(yè)人士和消費(fèi)者群體中正愈發(fā)普及。在此前的博客中,我們探討了身處更大規(guī)模的沉浸式媒體技術(shù)的前沿,8K 分...
在FPGA 邏輯設(shè)計(jì)中經(jīng)常用到的數(shù)據(jù)存儲(chǔ)方式有ROM、RAM和FIFO,根據(jù)不同的應(yīng)用場(chǎng)景選擇不同的存儲(chǔ)方式。Xilinx 平臺(tái)三種存儲(chǔ)方式在使用過(guò)程中...
使用Zynq平臺(tái)進(jìn)行嵌入式軟件和FPGA設(shè)計(jì)時(shí)有哪些挑戰(zhàn)
本文介紹了在AMD Xilinx Zynq平臺(tái)上實(shí)現(xiàn)嵌入式軟件和FPGA設(shè)計(jì)的集成工作流程,使用Simulink進(jìn)行Zynq模型設(shè)計(jì),以及使用HDL協(xié)同...
想想買保險(xiǎn)產(chǎn)品的時(shí)候,各種產(chǎn)品選的是頭暈眼花,腦子里整天就想著對(duì)比兩個(gè)字??臻g應(yīng)用首要考慮的因素就是可靠性,要保險(xiǎn)的產(chǎn)品,而不僅僅是給產(chǎn)品買保險(xiǎn),所以更...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |