本文詳細(xì)介紹基于Terasic FPGA開發(fā)板TSP(又名C5P和OSK)和其板載CP2102N USB-UART橋接芯片的串口通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。系統(tǒng)采用Verilog HDL編寫UART收發(fā)控制器，通過CP2102N實(shí)現(xiàn)FPGA與PC間的快速穩(wěn)定通信。
2025-10-15 11:05:11
4250 
想問一下，pc機(jī)和FPGA通過以太網(wǎng)通信有什么比較好的參考資料嗎？（本人小白一枚，FPGA和計(jì)算機(jī)網(wǎng)絡(luò)都在自學(xué)，現(xiàn)在有一個(gè)項(xiàng)目需要實(shí)現(xiàn)這個(gè)功能，不知道有沒有什么比較好的資料可以推薦一下。）
2017-03-05 16:07:14
數(shù)據(jù)的分析來(lái)診斷故障。因此，用于FPGA測(cè)試的儀器或系統(tǒng)的關(guān)鍵技術(shù)在于：如何加快單次配置的時(shí)間，以節(jié)省測(cè)試過程中的配置時(shí)間開銷；如何實(shí)現(xiàn)自動(dòng)重復(fù)配置和測(cè)試，將FPGA較快速度的在線配置和快速測(cè)試結(jié)合起來(lái)
2020-05-14 07:00:00
來(lái)自zlg的技術(shù)文檔詳細(xì)地介紹了在Win32環(huán)境下通過調(diào)用通信API函數(shù)以異步方式來(lái)實(shí)現(xiàn)PC機(jī)和MCS51單片機(jī)之間的通信過程給出了軟硬件設(shè)計(jì)機(jī)理以及詳細(xì)的通信協(xié)議說明發(fā)表此文目的希望能夠起到拋磚引玉的作用
2014-03-09 23:37:52
你好，我將在我的PC上的網(wǎng)卡和FPGA板之間建立連接.Netwrok卡是帶有SFP的ENW-9701，可以連接到光纖電纜。在FPGA中，我有一個(gè)可以連接到光纖電纜的SFP。在FPGA板中，我已經(jīng)定義
2019-03-26 15:18:30
我現(xiàn)在在做FPGA和PC之間的以太網(wǎng)通信，PC和FPGA用交叉線直連，板子上的以太網(wǎng)phy芯片是88e1111，以太網(wǎng)是千兆的，RGMII接口?，F(xiàn)在我手上有一臺(tái)筆記本和一臺(tái)臺(tái)式機(jī)，用筆記本可以正確
2014-07-05 21:37:40
一、材料準(zhǔn)備兩臺(tái)PC電腦、兩個(gè)USB轉(zhuǎn)TTL模塊，若干杜邦線，秒表（也可手機(jī)替代）二、PC串口通信1.連線設(shè)置注：一個(gè)串口的TXD與另一個(gè)串口的RXD相連（母對(duì)母杜邦線），電源與接地各自對(duì)應(yīng)相連
2022-01-14 07:28:06
問題：當(dāng)PC讀取Slave COOLDIM_PRG_BOARD上特定地址的寄存器時(shí)，一開始是正常的，但幾秒鐘后，PC上應(yīng)用程序代碼的Xferdata函數(shù)報(bào)告錯(cuò)誤。 我發(fā)現(xiàn) FPGA 上 GPIFII
2024-03-05 07:58:09
大家好， 我正在使用SPARTAN 3 PCI Express入門套件，并希望通過PCI Express通信與FPGA通信。在PC端，我將使用Visual C或Labwindows 用于向FPGA
2019-05-28 13:30:46
你好，我在流模式下使用XDMA 3.1 IP內(nèi)核。我想加載Linux XDMA驅(qū)動(dòng)程序，但看起來(lái)腳本會(huì)讀取所寫內(nèi)容以確定硬件是否存在。由于我正在流式傳輸，我無(wú)法讀取我寫的內(nèi)容，這使
2020-05-22 12:15:47
在FPGA與pc通信過程中，有幾個(gè)關(guān)鍵的地方不太明白，如配置空間，BAR空間，DMA寄存器，驅(qū)動(dòng)，等等，它們之間有什么關(guān)聯(lián)，又是如何實(shí)現(xiàn)事務(wù)的傳輸？
2017-03-02 09:55:50
fpga通過spi通信協(xié)議在與外圍設(shè)備實(shí)現(xiàn)通信的過程中程序代碼該怎么寫？新手勿噴
2014-04-09 12:44:34
FPGA實(shí)現(xiàn) PCIE 端點(diǎn)設(shè)備，我該如何實(shí)現(xiàn)這樣一個(gè)功能，PC發(fā)送一條消息（比如一個(gè)存儲(chǔ)器寫事務(wù)），然后FPGA用戶邏輯獲得這個(gè)事務(wù)包里的內(nèi)容進(jìn)行相關(guān)操作，比如把一個(gè)LED點(diǎn)亮。已知在設(shè)計(jì)例程中
2016-03-12 10:48:22
pc端有一個(gè)文件，需要將文件中的數(shù)據(jù)通過pcie發(fā)送給fpga，有沒有可供pc端調(diào)用的sdk
2017-02-09 11:10:14
Artix 7的PCIe鏈路建立Ac701與主機(jī)Pc之間的通信。請(qǐng)使用UG964中描述的套件提供的測(cè)試示例：我們使用Questasim跟蹤模擬流程，因此我們成功編譯了xilinx庫(kù)并啟動(dòng)
2019-09-10 07:56:36
時(shí)與之有關(guān));(2)設(shè)置sci模塊，初始化各sci控制寄存器;(3)編寫串行通信中斷服務(wù)子程序，即可完成dsp與pc之間的串行通信。在串行通信中斷服務(wù)子程序的編制過程中，參考圖2所示的dsp與pc串行通信
2019-06-12 05:00:09
在做LWIP移植過程中，板子與PC機(jī)不能建立通信，仿真發(fā)現(xiàn)：接收來(lái)自pc機(jī)的ARP request packet 中的目的IP地址是PC機(jī)的IP地址，串口輸出結(jié)果：etharp_arp_input
2019-10-24 02:59:06
) 使用最新 XILINX 官方 XDMA 驅(qū)動(dòng)，穩(wěn)定可靠；4) 支持 16 路用戶中斷；5) 支持 XILINX 7 系列以上的全系 FPGA；6) 5.支持 Windows/Linux 系統(tǒng)；二、 低
2021-05-19 08:58:02
之前學(xué)linux時(shí)做過一個(gè)小例程，測(cè)試PX2開發(fā)板上的tcp通信，現(xiàn)發(fā)到論壇里和大家分享一下，主要是實(shí)現(xiàn)板與PC機(jī)的一個(gè)簡(jiǎn)單的通信測(cè)試，首先，配上兩個(gè)程序（程序中沒注釋，不過具體函數(shù)的功能想了解也
2015-06-01 16:09:48
1）目標(biāo)板上帶有EMAC，將目標(biāo)板和PC之間用網(wǎng)線相連，希望通過以太網(wǎng)進(jìn)行通信及數(shù)據(jù)間的交換。網(wǎng)上有資料說是在DSP/BIOS操作系統(tǒng)下使用NDK進(jìn)行開發(fā)，但是在創(chuàng)建新的BIOS
2018-06-21 07:47:25
1）目標(biāo)板上帶有EMAC，將目標(biāo)板和PC之間用網(wǎng)線相連，希望通過以太網(wǎng)進(jìn)行通信及數(shù)據(jù)間的交換。網(wǎng)上有資料說是在DSP/BIOS操作系統(tǒng)下使用NDK進(jìn)行開發(fā)，但是在創(chuàng)建新的BIOS
2018-06-21 00:58:26
目前在做USB 和FPGA 通信，想知道用什么上位機(jī)軟件可以讓數(shù)據(jù)從pc端產(chǎn)生并輸出到FPGA，然后再通接收從FPGA返回的原數(shù)據(jù)，使數(shù)據(jù)流行程一個(gè)回環(huán)通信。有沒有這樣的軟件??？
2018-11-15 16:49:00
你好！我在ZYNQ 7015里（或者7035）調(diào)用XDMA PCIE IP 從上位機(jī)HOST PC通過PCIE接口給ZYNQ的PS DDR發(fā)送數(shù)據(jù)（XDMA PCIE IP接到了PS的AXI HP
2019-11-21 10:35:01
labview實(shí)現(xiàn)PC 與單片機(jī)通信，任務(wù)要求：PC機(jī)發(fā)送數(shù)據(jù)給單片機(jī)，然后單片機(jī)返回發(fā)送的數(shù)據(jù)，測(cè)試發(fā)送的數(shù)據(jù)和接收的數(shù)據(jù)是否相同。波特率：4800，數(shù)據(jù)位8，校驗(yàn)位：0，停止位：1
2013-06-26 08:49:44
我想用stm32和fpga進(jìn)行uart通信，在硬件連接的時(shí)候，它們是直接相連嗎？比如stm32的tx與fpga設(shè)計(jì)的rx相連，然后32的rx與fpga串口模塊的tx相連，它們直接需補(bǔ)需要像stm32與pc機(jī)進(jìn)行串口通信時(shí)的電平轉(zhuǎn)換。。。
2016-10-12 21:39:39
百萬(wàn)閘FPGA設(shè)計(jì)中PC系統(tǒng)的測(cè)試基準(zhǔn) 中國(guó)工程師已經(jīng)開始采用百萬(wàn)閘級(jí)FPGA設(shè)計(jì)產(chǎn)品，那么什么樣的PC系統(tǒng)才能滿足百萬(wàn)閘級(jí)FPGA的綜合和布線對(duì)計(jì)算能力的需求，看完本文后你將會(huì)有一個(gè)較清晰的概念
2012-12-26 14:06:42
你好：當(dāng)我使用FPGA的UB3014傳輸數(shù)據(jù)時(shí)，我有幾個(gè)問題關(guān)于FX3。我使用同步從FIFO模式與FPGA通信，問題如下：首先，將數(shù)據(jù)從PC傳輸?shù)?b class="flag-6" style="color: red">FPGA。當(dāng)FPGAK的CLK大于80MHz時(shí)，數(shù)據(jù)
2019-10-23 13:25:38
通信速率可高達(dá) 5G bit 帶寬。本例程中通過利用 XILINX 的 XDMA IP 來(lái)實(shí)現(xiàn) PCIE 的發(fā)送和接收速度測(cè)試。
1.1參考電路
米爾-Xilinx XC7A100T FPGA開發(fā)板
2024-11-12 16:05:58
。上次介紹了該開發(fā)板所采用的PCIE傳輸框架RIFF，今天進(jìn)一步分析其ARM端的測(cè)試例程pcie2screen并介紹一下FPGA端程序的修改。一、測(cè)試例程pcie2screen例程pcie2screen
2023-02-13 17:57:47
這段時(shí)間在調(diào)試FPGA與PC的千兆網(wǎng)口通信，用到Virtex6 Tri Mode Ethernet IP Core，遇到諸多問題，例如： 1、我用的是xilinx的virtex6中
2013-12-25 16:40:16
“與PC機(jī)串口通信”程序設(shè)計(jì)說明明確程序目的：實(shí)現(xiàn)單片機(jī)與PC進(jìn)行通信，現(xiàn)在設(shè)置進(jìn)行兩位數(shù)碼管（前面兩位）來(lái)顯示，只傳遞兩位數(shù)創(chuàng)建新項(xiàng)目編寫代碼3.1變量定義
2022-02-18 07:14:22
在使用FX3的slavefifo2bit固件的過程中，我的PC和FPGA可以進(jìn)行通信，因此我想進(jìn)行測(cè)試一下我的通信速度是多大
但是在使用streamer的時(shí)候發(fā)現(xiàn)，無(wú)法使用，請(qǐng)問我應(yīng)該怎么修改才可以呢?
2024-02-28 06:57:14
關(guān)于ARP協(xié)議發(fā)送與接收：FPGA板子上面與PC端主機(jī)通信，出現(xiàn)以下情況：1：當(dāng)FPGA板子發(fā)送ARP請(qǐng)求時(shí)會(huì)與PC主機(jī)發(fā)送ARP請(qǐng)求發(fā)送線路沖突2：當(dāng)FPGA板子發(fā)送數(shù)據(jù)時(shí)與PC主機(jī)發(fā)送ARP請(qǐng)求發(fā)送線路沖突出現(xiàn)以上情況，該設(shè)置怎么樣的機(jī)制處理，請(qǐng)有做過的前輩說說經(jīng)驗(yàn)。謝謝
2018-03-26 15:02:16
FPGA pcie dma測(cè)試
流程：金手指和電腦連接之后，先加載程序，pc重啟；
現(xiàn)象：pc無(wú)法開機(jī)。
FPGA pcie x8，pc x16，直接連接上去的
請(qǐng)問這是什么情況呀，為什么電腦開不了機(jī)呢？
2023-09-13 18:21:28
目前以太網(wǎng)通信在以FPGA為核心的項(xiàng)目中應(yīng)用的非常廣泛。根據(jù)之前調(diào)試過的FPGA+W5300硬件協(xié)議棧芯片與PC機(jī)進(jìn)行通信，用的TCP/IP的方式，之前在網(wǎng)上討論此類問題的帖子也很多，但是很少有具體
2017-06-14 21:27:42
測(cè)試電路完成對(duì)PCB 的測(cè)試過程。 本系統(tǒng)以一臺(tái)PC104 為上位計(jì)算機(jī)，以FPGA為核心，通過PC104 總線實(shí)現(xiàn)上位機(jī)對(duì)測(cè)試的控制。 FPGA與PC104的接口電路 PC104總線是一種專為嵌入式
2018-08-27 15:54:29
實(shí)物測(cè)試結(jié)果圖。實(shí)測(cè)結(jié)果驗(yàn)證了系統(tǒng)功能實(shí)現(xiàn)的正確性，PC端可循環(huán)發(fā)送命令，FPGA端接收并解析命令進(jìn)行相應(yīng)的控制（開關(guān)切換、信號(hào)采集等），然后將數(shù)據(jù)回饋到PC端，實(shí)現(xiàn)了多通道綜合測(cè)試系統(tǒng)的設(shè)計(jì)。圖 11
2018-08-07 10:08:19
施密特觸發(fā)器整形后直接送入FPGA進(jìn)行脈沖計(jì)數(shù)，通過8M赫茲時(shí)鐘采樣，完成檢測(cè)過程；模擬信號(hào)需通過A/D變換，嵌入式計(jì)算器通過PC/104接口訪問雙口RAM，讀取采集數(shù)據(jù)和寫入控制命令信息，并通過以太網(wǎng)接口
2018-12-04 10:44:29
`本文為基于創(chuàng)龍TL665xF-EasyEVM開發(fā)板的DSP與FPGA通信測(cè)試。TL665xF-EasyEV開發(fā)板的簡(jiǎn)介紹如下：由核心板+底板構(gòu)成。核心板DSP端采用單核TMS320C6655或雙核
2018-10-31 14:27:30
嗨，我正在使用Microsoft SIRC在PC和FPGA之間進(jìn)行通信。有一個(gè)對(duì)SIRC有很好了解的人可以幫助我解決構(gòu)造函數(shù)如何解決代碼-7問題嗎？請(qǐng) ？我仔細(xì)檢查了手冊(cè)中寫的每一種可能性，但我仍然
2020-06-16 15:02:46
如何去實(shí)現(xiàn)FPGA中的各個(gè)模塊？如何去實(shí)現(xiàn)FPGA與PC的串行通信？
2021-05-26 07:25:13
提供的動(dòng)態(tài)庫(kù)實(shí)現(xiàn)PC與PLC之間串口通信。首先到三菱官網(wǎng)下載軟件，測(cè)試PC與PLC的通信。注：點(diǎn)擊圖中的查看并下載，軟件安裝過程中需要序列號(hào)，可以在官網(wǎng)通過注冊(cè)賬號(hào)獲得。安裝完成后，打開PL...
2022-02-16 06:12:48
如何實(shí)現(xiàn)一個(gè)基于FPGA的紅外遙控解碼和實(shí)現(xiàn)FPGA與PC機(jī)的串口通信？
2021-10-14 07:05:06
如何對(duì)ARM端xdma的驅(qū)動(dòng)編譯進(jìn)行配置呢？有哪些步驟說明？
2022-03-07 10:24:25
嗨，我正在使用超大規(guī)模的FPGA板。我可以通過DMA子系統(tǒng)IP和DDR控制器IP將數(shù)據(jù)從PC傳輸?shù)紻DR。我打算在FPGA中進(jìn)行一些處理，然后更新數(shù)據(jù)，以便PC可以讀取。如何通過PCIe指示PC處理
2020-05-08 09:40:04
我是今年剛畢業(yè)的學(xué)生，專業(yè)和DSP等根本不搭界。領(lǐng)導(dǎo)硬把我拉進(jìn)項(xiàng)目組搞DSP，而且這項(xiàng)目做完后再也不會(huì)用到這東西（領(lǐng)導(dǎo)原話）。這東西關(guān)系我轉(zhuǎn)正啊。幫幫忙，價(jià)格好商量！開發(fā)環(huán)境是CCS3.3，板子是TMS320C6416，現(xiàn)在進(jìn)行DSP與FPGA通過EMIFA的通信測(cè)試，有沒有愿意伸把手幫幫忙？愿意的私聊哈！
2020-04-15 11:04:14
基于FPGA的紅外遙控解碼與PC串口通信這是我的《電子設(shè)計(jì)EDA》的課程設(shè)計(jì)作業(yè)（呵呵，這個(gè)月都拿來(lái)做大作業(yè)了，各種大作業(yè)，能發(fā)上來(lái)和大家分享的我會(huì)發(fā)上來(lái)，否則博客太冷清了）。之...
2021-07-27 06:12:03
我現(xiàn)在用FPGA要做pc與以太網(wǎng)數(shù)據(jù)的通信的話，是不是可以用lwip+ftp協(xié)議，將FPGA做成那種ftp服務(wù)器，通過ftp協(xié)議進(jìn)行文件傳輸？如果要做成這種效果，我應(yīng)該從哪方面入手??？感覺看了一堆協(xié)議，例程，還是沒有思路。
2017-01-16 21:38:44
，顯示器分辨率能達(dá)800x600以上，能運(yùn)行Windows95、Windows98、Windows Me、Windows XP操作系統(tǒng)的筆記本電腦或臺(tái)式電腦。三、硬件連接關(guān)閉測(cè)試儀和PC機(jī)電源，用9芯通信
2018-07-17 11:08:51
請(qǐng)問FPGA模塊如何通過USB與PC的通信？如何設(shè)計(jì)FPGA的軟硬件？如何設(shè)計(jì)PC的軟件？
2023-03-21 14:43:39
親愛的大家，我試圖通過以太網(wǎng)與PC通信，但沒有成功。我試圖確定問題是在代碼中還是在FPGA中。由于這個(gè)事實(shí)，我想知道當(dāng)連接電纜時(shí)，PHY連接器的LED是否必須點(diǎn)亮。如果任何人有一個(gè)使用PHY連接器
2019-07-15 15:04:15
介紹在VB6.0 環(huán)境下實(shí)現(xiàn)PC 機(jī)與PLC 的自由口通信，根據(jù)PC 機(jī)與PLC 通信的基本特點(diǎn)以及自由口通信的特點(diǎn)，研究實(shí)驗(yàn)中PC 機(jī)與多臺(tái)PLC 的通信流程以及通信方式。將VB 和Windows 下的API 函
2009-03-23 09:03:35
42 本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232協(xié)議
2009-07-21 16:48:220 本文描述了運(yùn)行QNX 的PC 機(jī)上的進(jìn)程如何與運(yùn)行 Windows 的PC 機(jī)上的進(jìn)程基于TCP/IP 協(xié)議進(jìn)行網(wǎng)絡(luò)通信。通信測(cè)試結(jié)果表明，利用基于BSD Socket API 建立的套接字，QNX 上的進(jìn)程可方便地與Wi
2009-08-14 09:54:1534 本文運(yùn)用黑盒測(cè)試的基本理論，提出了FPGA邏輯設(shè)計(jì)的測(cè)試模型，分析了FPGA邏輯設(shè)計(jì)的基本方法和步驟，最后結(jié)合一個(gè)實(shí)際項(xiàng)目說明了FPGA邏輯設(shè)計(jì)的測(cè)試驗(yàn)證過程。關(guān)鍵詞：黑盒
2009-08-19 09:12:419 摘 要：本文主要介紹了基于FPGA技術(shù)實(shí)現(xiàn)與PC串行通信的過程，給出了各個(gè)模塊的具體實(shí)現(xiàn)方法，分析了實(shí)現(xiàn)結(jié)果，驗(yàn)證了串行通信的正確性。引言串行通信即
2006-03-24 13:31:515010 
FPGA 重復(fù)配置和測(cè)試的實(shí)現(xiàn)
從制造的角度來(lái)講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括
2009-09-03 11:17:08725 
FPGA重復(fù)配置和測(cè)試的實(shí)現(xiàn)
從制造的角度來(lái)講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括兩步，一是配置FPGA
2010-01-26 09:39:56690 
誤碼測(cè)試儀是檢測(cè)通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測(cè)試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價(jià)格昂貴，而且不方便攜帶?；?b class="flag-6" style="color: red">FPGA的高速誤碼測(cè)試儀，采用FPGA來(lái)完成控制和
2011-05-06 16:03:0742 基于對(duì)FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測(cè)試技術(shù)在FPGA測(cè)試中的應(yīng)用, 并分析了其可行性; 通過對(duì)比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測(cè)試要求，從而在軟件測(cè)試技術(shù)的基礎(chǔ)
2011-09-29 17:41:2165 VHDL串口發(fā)送的程序，主要是FPGA給Pc發(fā)送數(shù)據(jù)。
2016-01-06 10:21:2257 【LabVIEW從入門到精通】4.1.6 串口通信調(diào)試（PC與PC串口通信）
2016-01-08 15:43:100 【LabVIEW從入門到精通】5.1 PC與PC串口通信程序設(shè)計(jì)(利用LabVIEW實(shí)現(xiàn))
2016-01-08 15:46:250 程序案例 PC與PC串口通信，喜歡的朋友可以下載來(lái)學(xué)習(xí)。
2016-01-12 15:37:3935 用Labview實(shí)現(xiàn)PC與PC串口通信【集合】
2016-01-13 16:21:11107 PC機(jī)與CPLD通信問題的研究
2017-01-19 21:22:546 基于FPGA和無(wú)線通信的密立根油滴測(cè)試系統(tǒng)設(shè)計(jì)_徐富新
2017-03-19 19:08:350 ，不利于硬件的開發(fā)進(jìn)度。面對(duì)這一難題，文章從FPGA 的軟硬件協(xié)同測(cè)試角度出發(fā)，利用PC 機(jī)和測(cè)試硬件設(shè)備的特點(diǎn)，進(jìn)行FPGA 的軟硬件協(xié)同測(cè)試的設(shè)計(jì)，努力實(shí)現(xiàn)FPGA 的軟硬件協(xié)調(diào)測(cè)試系統(tǒng)在軟硬件的測(cè)試和分析中的應(yīng)用。
2017-11-18 05:46:282323 部分組成。對(duì)FPGA進(jìn)行測(cè)試要對(duì)FPGA內(nèi)部可能包含的資源進(jìn)行結(jié)構(gòu)分析，經(jīng)過一個(gè)測(cè)試配置(TC)和向量實(shí)施(TS)的過程，把FPGA配置為具有特定功能的電路，再?gòu)膽?yīng)用級(jí)別上對(duì)電路進(jìn)行測(cè)試，完成電路的功能及參數(shù)測(cè)試。 2 FPGA的配置方法 對(duì)FPGA進(jìn)行配置有多種方法可以選擇，包括邊界掃描配置方法等。
2017-11-18 10:44:373307 
使用WinPcap 自定義通信幀格式，實(shí)現(xiàn)一種PC 機(jī)與FPGA 之間雙向高速數(shù)據(jù)傳輸?shù)姆椒?，繞過TCP 協(xié)議和IP 協(xié)議，只涉及到鏈路層和物理層，降低了FPGA 端的協(xié)議解析復(fù)雜度、減少拆包時(shí)間
2017-11-22 08:00:011617 
針對(duì)FPGA的特點(diǎn)進(jìn)行改進(jìn)，形成了一套實(shí)用的FPGA測(cè)試方法。 現(xiàn)場(chǎng)可編程門陣列（FPGA）的出現(xiàn)大大壓縮了電子產(chǎn)品研發(fā)的周期和成本，由于FPGA器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn)，在航空、航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。隨著FPG
2018-01-19 22:34:593032 看到不少朋友在使用AM335x的過程中，都有遇到過調(diào)試GPMC與FPGA通信的問題。GPMC與FPGA的通信，可以通過同步或異步的方式來(lái)實(shí)現(xiàn)，主要涉及到的問題點(diǎn)，多數(shù)是在如何規(guī)劃片選信號(hào)，如何劃分地址區(qū)域。
2018-04-24 17:16:16114 MATLAB 和 Simulink 測(cè)試環(huán)境，并將其與運(yùn)行于 FPGA 開發(fā)板上的設(shè)計(jì)相連接。這有助于實(shí)現(xiàn)在實(shí)際硬件上運(yùn)行的 FPGA 設(shè)計(jì)的高逼真度協(xié)同仿真，同時(shí)復(fù)用開發(fā)階段使用的測(cè)試環(huán)境。
2019-08-02 23:18:072834 ITER導(dǎo)體穿纜測(cè)力測(cè)長(zhǎng)控制系統(tǒng)的框圖如圖1所示。將測(cè)力傳感器和測(cè)長(zhǎng)編碼器通過信號(hào)線與PLC相連，這樣穿纜過程中的拉力數(shù)據(jù)和行程數(shù)據(jù)就能夠?qū)崟r(shí)寫入PLC的寄存器中。PLC通過通信電纜與PC機(jī)的串行
2020-04-15 09:49:433218 
IP，基于這些IP我們?cè)O(shè)置不需要知道TLP包的組包原理我們便可以把PCIE使用起來(lái)。這篇博客我們主要把FPGA作為endpoint來(lái)進(jìn)行講解，當(dāng)然也對(duì)作為root port進(jìn)行簡(jiǎn)單的描述。我們使用的主要IP是XDMA，主要參考資料是米聯(lián)客。如果對(duì)IP的使用感覺到疑惑可以參考米聯(lián)客的資料。
2022-06-01 15:52:4615463 CAN 總線插卡可以任意插在 PC AT XT 兼容機(jī)上，方便地構(gòu)成分布式監(jiān)控系統(tǒng)。因此，用 FPGA 實(shí)現(xiàn) CAN 總線通信控制器具有非常重要的應(yīng)用價(jià)值。本篇將通過一個(gè)實(shí)例講解利用 FPGA 實(shí)現(xiàn) CAN 總線通信控制器的實(shí)現(xiàn)方法。
2022-07-29 09:43:223512 AN2548_使用STM32F1x和STM32L1xDMA控制器
2022-11-21 17:07:013 一般來(lái)說無(wú)法建立PC和PLC的通信，以下幾個(gè)部分都有嫌疑： 1. PC 2. 軟件 3. 通訊線 4. PLC
然而PLC和通訊線都是新買的且已用其它同型號(hào)設(shè)備進(jìn)行測(cè)試，PC RS232口連接三菱PLC沒問題，那么就只有軟件的問題了。
2023-04-18 10:39:250 外部存儲(chǔ)器接口（ EMIF ）通信常用于FPGA和DSP之間的數(shù)據(jù)傳輸，即將FPGA作為DSP的外部SRAM、或者協(xié)同處理器等。Xilinx提供了AXI-EMC IP核，將其掛載到AXI總線用于
2023-08-31 11:25:4111849 
本文介紹一個(gè)FPGA開源項(xiàng)目：PCIE通信。該工程圍繞Vivado軟件中提供的PCIE通信IP核XDMA IP建立。Xilinx提供了XDMA的開源驅(qū)動(dòng)程序，可在Windows系統(tǒng)或者Linux系統(tǒng)下使用，因此采用XDMA IP進(jìn)行PCIE通信是比較簡(jiǎn)單直接的。
2023-09-04 16:45:547014 
fpga與dsp通訊怎樣同步時(shí)鐘頻率？dsp和fpga通信如何測(cè)試？ 在FPGA與DSP通訊時(shí)，同步時(shí)鐘頻率非常重要，因?yàn)椴煌脑O(shè)備有不同的時(shí)鐘頻率，如果兩者的時(shí)鐘頻率不同步，會(huì)導(dǎo)致通訊數(shù)據(jù)的錯(cuò)誤或
2023-10-18 15:28:132796 點(diǎn)擊上方 藍(lán)字 關(guān)注我們 大容量、高速率和低功耗已成為FPGA的發(fā)展重點(diǎn)。 嵌入式邏輯分析工具無(wú)法滿足通用性要求，外部測(cè)試工具可以把FPGA內(nèi)部信號(hào)與實(shí)際電路聯(lián)合起來(lái)觀察系統(tǒng)真實(shí)運(yùn)行情況。 隨著
2023-10-23 15:20:011957 
FPGA驗(yàn)證和測(cè)試在芯片設(shè)計(jì)和開發(fā)過程中都扮演著重要的角色，但它們各自有著不同的側(cè)重點(diǎn)和應(yīng)用場(chǎng)景。
2024-03-15 15:03:262328 1.1 課程介紹? 這一章開始主要介紹 XILINX FPGA PICE IP XDMA IP的使用。XDMA IP使用部分教程分LINUX 篇和WINDOWS篇兩個(gè)部分。通過實(shí)戰(zhàn)，面向應(yīng)用，提供給
2025-01-13 09:38:132803 
采用XDMA是許多人常用xilinx庫(kù)實(shí)現(xiàn)NVMe或其他傳輸?shù)姆椒ā５牵?b class="flag-6" style="color: red">XDMA介紹較少，在高速存儲(chǔ)設(shè)計(jì)時(shí)，尤其是PCIe4.0模式下，較難發(fā)揮其最優(yōu)性能，因此，直接采用PCIe實(shí)現(xiàn)NVMe功能。
2025-07-26 15:14:57738 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論