2.3 FPGA控制電路

　　FPGA是光纖電流互感器控制電路實(shí)現(xiàn)信號檢測與閉環(huán)控制的核心。如圖1所示，其主要功能是負(fù)責(zé)生成整個(gè)控制系統(tǒng)的控制時(shí)序；完成A/D采集控制及數(shù)據(jù)讀取、存儲；對采集到的數(shù)字信號按預(yù)定的解調(diào)和積分算法進(jìn)行處理，將處理后的數(shù)據(jù)在發(fā)送到階梯波生成算法的同時(shí)，經(jīng)濾波處理之后傳到UART串口控制模塊，完成與計(jì)算機(jī)的數(shù)據(jù)通信；此外還要將階梯波生成算法產(chǎn)生的數(shù)據(jù)與方波數(shù)據(jù)疊加后控制D/A轉(zhuǎn)換器輸出相應(yīng)的模擬信號。FPGA控制時(shí)序如圖2所示，電路上電復(fù)位后，F(xiàn)PGA程序加載并對外圍A/D、D/A及其他程控電路及接口初始化；FPGA內(nèi)部時(shí)序控制模塊產(chǎn)生周期5μs的調(diào)制方波，該調(diào)制方波通過D /A控制接口輸出到D/A產(chǎn)生同樣周期的模擬方波信號并控制后端光調(diào)制器上產(chǎn)生±π/2的相移，確保前端光纖傳感部分的相位檢測靈敏度最高；模數(shù)轉(zhuǎn)換器前端輸入信號是含有相位差信息的交流信號，該信號的高低電平差值與相位差成正比，通過檢測該信號的高低電平差值就可以間接獲得當(dāng)前相位差值，從而根據(jù)前面所述理論獲得對應(yīng)電流大小，該信號周期與方波周期一致。

　　FPGA通過時(shí)序控制單元控制A/D轉(zhuǎn)換器在每個(gè)方波周期內(nèi)對該信號高電平和低電平分別進(jìn)行多次采樣求平均后相減，獲得該信號的解調(diào)信息即相位信息。由于前端光纖傳感部分的相位差為0時(shí)表明實(shí)現(xiàn)一次閉環(huán)控制，因此，上述解調(diào)出的相位信息需要經(jīng)過階梯波生成算法將相位差信息轉(zhuǎn)換為階梯波臺階數(shù)據(jù)，再經(jīng)過后端 200 kHz固定方波和數(shù)字階梯波疊加生成模塊將該臺階數(shù)據(jù)與方波數(shù)據(jù)累加輸出到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器輸出模擬信號驅(qū)動控制相位調(diào)制器產(chǎn)生抵消上述檢測到的相位差信息，形成一次閉環(huán)控制。該處設(shè)計(jì)時(shí)應(yīng)設(shè)計(jì)階梯波累加判別程序，當(dāng)階梯波累加數(shù)據(jù)值超過驅(qū)動相位調(diào)制器產(chǎn)生2π相移時(shí)，應(yīng)該減去相位調(diào)制器產(chǎn)生 2π相移所對應(yīng)值后再累加。由于該階梯波臺階的高度反映了被測電流引起的相位差值，所以該值與被測電流也成線性關(guān)系，可將該值經(jīng)數(shù)字平滑濾波后由FPGA 內(nèi)部設(shè)計(jì)的UART通信接口傳輸?shù)缴蠈涌刂平缑嬗糜谟?jì)算當(dāng)前被測電流的大小。

　　圖2 FPGA閉環(huán)控制時(shí)序圖

　　2.4 數(shù)模轉(zhuǎn)換及驅(qū)動電路

　　該部分功能是把200 kHz固定方波和數(shù)字階梯波疊加生成模塊所輸出的數(shù)字信號轉(zhuǎn)變?yōu)槟M電壓信號，經(jīng)過功率驅(qū)動部分的放大和幅度調(diào)節(jié)控制相位調(diào)制器（在D/A滿量程輸出時(shí)，產(chǎn)生的模擬電壓值為相位控制器半波電壓的兩倍），從而在光纖傳感環(huán)中產(chǎn)生一個(gè)附加的反饋相移，抵消掉本次閉環(huán)控制周期內(nèi)檢測到的相位差。D/A選擇主要考慮模擬信號輸出建立時(shí)間、增益誤差、輸出線性度以及分辨率幾個(gè)指標(biāo)。D/A輸出信號建立時(shí)間不僅對閉環(huán)控制帶寬具有重要影響，而且當(dāng)其建立時(shí)間較長時(shí)，會對輸出階梯波臺階的前、后沿影響很大，導(dǎo)致模數(shù)轉(zhuǎn)換器前端輸入信號的尖峰脈沖拉長，而有效采樣時(shí)間窗口變短，因此建立時(shí)間越短越好。D/A的增益誤差和輸出線性度決定了輸出模擬信號的誤差和線性度，而模擬信號的誤差和線性度施加在相位調(diào)制器上后或直接影響反饋相位的控制誤差，因此需選擇增益誤差和輸出線性度小的模數(shù)轉(zhuǎn)換器。D/A的分辨率直接決定相位控制的最小分辨精度，其分辨率最好大于A/D的分辨率。設(shè)計(jì)中采用16位的高速D/A芯片AD9726實(shí)現(xiàn)該模數(shù)轉(zhuǎn)換功能。由于該芯片為電流型輸出，所以后端采用高速運(yùn)放AD81l實(shí)現(xiàn)電流輸出轉(zhuǎn)電壓輸出和電壓幅度放大功能。

　　3 實(shí)驗(yàn)驗(yàn)證及討論

　　為驗(yàn)證上述控制電路性能，結(jié)合前端光纖電流傳感頭模塊搭建了全光纖電流互感器裝置。同時(shí)，采用大電流發(fā)生器（交流，有效值0 ~ 5 000A，50 Hz）作為測試電流源，并以0.0l級（誤差低于0.0l%）的標(biāo)準(zhǔn)電流互感器為基準(zhǔn)，按照國標(biāo)要求，搭建了一套準(zhǔn)確度校檢系統(tǒng)，以之校檢該全光纖電流互感器的測量準(zhǔn)確度，從而驗(yàn)證上述控制電路的指標(biāo)和功能。圖3是上層控制界面通過串口獲得的50 Hz交流電信號的截圖，可見通過上述控制電路可以有效解調(diào)出50 Hz交流電信號的周期和幅度信息，從而實(shí)現(xiàn)對光纖傳感頭的閉環(huán)控制功能。

　　圖3上層控制界面獲得的50Hz交流電信號

　　在本控制電路基礎(chǔ)上搭建的全光纖電流互感器裝置樣機(jī)額定一次電流值Ipr設(shè)定為100A-4000A，根據(jù)國標(biāo)要求，在Ipr的l%-120%范圍內(nèi)，實(shí)測電流值i測的測量誤差如表1所示，其中標(biāo)準(zhǔn)電流值i標(biāo)指0.01級標(biāo)準(zhǔn)電流互感器對待測電流進(jìn)行檢測得到的電流值（有效值，與真實(shí)值之間的誤差低于 0.0l%），單位為A；樣機(jī)解調(diào)信號的數(shù)字輸出指樣機(jī)對待測電流進(jìn)行解調(diào)后輸出的數(shù)字量；樣機(jī)解調(diào)出的電流值i解，指樣機(jī)解調(diào)信號的數(shù)字輸出乘以一個(gè)固定變比得到的數(shù)值，表征解調(diào)輸出的電流值（有效值），單位為A；電流誤差為i標(biāo)和i解之間的誤差。

　　圖4全量程范圍的實(shí)測誤差曲線

　　根據(jù)表1的數(shù)據(jù)，可得到全量程范圍內(nèi)的誤差曲線，如圖4所示?？梢灾庇^看出全量程范圍內(nèi)的實(shí)測誤差均滿足0.2 S級測量準(zhǔn)確度的要求。即設(shè)計(jì)的電路完成了對光纖傳感頭的閉環(huán)控制和測試數(shù)據(jù)解調(diào)。

　　本文初步研究了用于全光纖電流互感器的閉環(huán)檢測控制電路，基于單片F(xiàn)PGA實(shí)現(xiàn)信號采集、數(shù)據(jù)輸出以及與計(jì)算機(jī)通信等控制和數(shù)據(jù)解調(diào)、積分濾波、階梯波產(chǎn)生等算法，完成了對光纖電流互感器傳感頭輸出信號的檢測以及閉環(huán)控制。該控制電路具有結(jié)構(gòu)簡單、集成度高、閉環(huán)控制速度快、控制精度高等特點(diǎn)，為研制滿足電力電網(wǎng)測試需求的全光纖電流互感器奠定了基礎(chǔ)。此外，基于該控制電路研制的全光纖電流互感器樣機(jī)，經(jīng)測試，其額定一次電流100 A~4000 A范圍內(nèi)均實(shí)現(xiàn)了0.2 S級測量準(zhǔn)確度，初步滿足電力電網(wǎng)對電流互感器測量準(zhǔn)確度的要求。