數(shù)字上變頻/下變頻（DUC/DDC）是數(shù)字中頻設(shè)計(jì)的重要組成部分，其功能是將基帶信號(hào)經(jīng)過(guò)內(nèi)插濾波后變到中頻的頻率，或者將中頻的信號(hào)經(jīng)過(guò)抽取濾波后降到基帶的頻率上。本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實(shí)現(xiàn)方法，以及Altera提供的一種數(shù)字信號(hào)處理的工具，DSP BUILDER。

DUC/DDC的實(shí)現(xiàn)架構(gòu)

　　以TD-SCDMA的DUC/DDC為例，基帶頻率1.28MHz, 4天線9載波，60倍上變頻，30倍下變頻的情況下，DUC的架構(gòu)如圖1所示

圖1，DUC的架構(gòu)圖。

　　首先4天線9載波，每個(gè)載波分IQ兩路，一共4×9×2=72個(gè)通道，這72個(gè)通道的數(shù)據(jù)先由duc_input_mux模塊復(fù)合到一路上，輸入到duc_rrc_filter上，做2倍內(nèi)插以及根升余弦濾波，這是一個(gè)121階的濾波器；輸出結(jié)果分成4路，分別送到4個(gè)int5_filter（61階）模塊中，做5倍內(nèi)插及補(bǔ)償濾波；這4個(gè)濾波器的輸出再被分成24路，送進(jìn)int6_filter（41階）模塊中，做6倍內(nèi)插及濾波；其結(jié)果進(jìn)入混頻模塊mixer，與NCO產(chǎn)生的中頻信號(hào)混頻后作為最終結(jié)果輸出。
 

圖2 ，DDC的架構(gòu)如圖

　　DDC的架構(gòu)如圖2所示，對(duì)DDC而言，入口是4個(gè)天線下來(lái)的數(shù)據(jù)，經(jīng)過(guò)混頻器區(qū)分到不同頻點(diǎn)上，再由抽取濾波器dec5_filter（41階）做5倍抽取以及濾波；結(jié)果復(fù)合到3路上，由3個(gè)dec3_filter（61階）做3倍抽取濾波；最后由ddc_rrc_filter（121階）做兩倍抽取以及濾波。

　　我們可以看出，對(duì)DUC/DDC而言，主要模塊是FIR濾波器、混頻器、以及數(shù)控振蕩器NCO，復(fù)用解復(fù)用邏輯占用的資源非常小。濾波器占用了大部分資源，包括查找表、寄存器、RAM、乘法器。因此優(yōu)化濾波器設(shè)計(jì)，以節(jié)省資源，用盡量小規(guī)模的FPGA實(shí)現(xiàn)更多通道的數(shù)字上下變頻，成為主要的實(shí)現(xiàn)難度。

DSP-BUILDER簡(jiǎn)介

　　DSP-BUILDER是Altera Corporation的一種設(shè)計(jì)工具，可以把它看作MATLAB SIMULINK和FPGA實(shí)現(xiàn)軟件QUARTUS II之間的一個(gè)橋梁。簡(jiǎn)單來(lái)說(shuō)，在SIMULINK環(huán)境下，調(diào)用DSP-BUILDER提供的庫(kù)元件，搭建的這么一個(gè)數(shù)學(xué)模型系統(tǒng)，不僅可以在MATLAB中仿真，還能直接生成一個(gè)ALTERA FPGA的工程，綜合布局布線后上硬件驗(yàn)證。這里有一點(diǎn)是要強(qiáng)調(diào)的，只能調(diào)用DSP-BUILDER中的庫(kù)元件才能生成一個(gè)可以綜合實(shí)現(xiàn)的工程。

　　1、 DSP-BUILDER8.0以后的版本，提供了一個(gè)新的ADVANCED BLOCK的特性，用這個(gè)新特性產(chǎn)生的FIR濾波器，較之以往的版本，在資源優(yōu)化方面有了巨大的改進(jìn)。

　　2、 自動(dòng)插入流水。只需要設(shè)置好相應(yīng)參數(shù)，如時(shí)鐘頻率，目標(biāo)器件，復(fù)用倍數(shù)等，它會(huì)在使用盡量少的資源并且滿足時(shí)序的情況下，自動(dòng)判斷是否加入PIPELINE。

　　3、 系統(tǒng)層面的設(shè)計(jì)。它生成的所有模塊，包括FIR濾波器，都有一組系統(tǒng)接口，可以通過(guò)不同地址對(duì)內(nèi)部寄存器，如系數(shù)等，進(jìn)行訪問(wèn)。

　　4、 自動(dòng)實(shí)現(xiàn)資源復(fù)用。在時(shí)鐘復(fù)用關(guān)系確定后，它能自動(dòng)實(shí)現(xiàn)資源復(fù)用，使設(shè)計(jì)者從繁瑣的優(yōu)化工作中解放出來(lái)，專注于系統(tǒng)層面的設(shè)計(jì)。

整個(gè)設(shè)計(jì)的FPGA實(shí)現(xiàn)的資源以及功耗

　　這個(gè)4天線9載波的設(shè)計(jì)在Altera Corporation 的3SE80F1152I3上實(shí)現(xiàn)，工作頻率為180倍基帶速率時(shí)鐘，即230MHz。內(nèi)核靜態(tài)功耗為734.58mW，內(nèi)核動(dòng)態(tài)功耗為2705.63mW，IO功耗為236.82mW，全部功耗加起來(lái)為3677.04mW。

　　3SE80是ALTERA CORPORATION的65nm產(chǎn)品STRATIX III中的一款。這一系列產(chǎn)品在設(shè)計(jì)過(guò)程中考慮了很多功耗優(yōu)化的因素，因此功耗特性比較好。比如內(nèi)核電壓，它是0.9V/1.1V可選，上述設(shè)計(jì)用的是1.1V電壓，如果用0.9V的話，功耗還可以再降低30%。但有一點(diǎn)需要客戶注意，使用0.9V電壓的話，整個(gè)設(shè)計(jì)的時(shí)序會(huì)降低15%左右。