1 引言

　　H.264 是在ITU-T和ISO/IEC等組織先前制定的編碼標準的基礎上提出的，它與現(xiàn)今國際上大多數(shù)的視頻壓縮標準一樣，例如H.264、H.263、 MPEG-2、MPEG-4都是采用基于塊的離散余弦變換與量化相結合的混合編碼技術?；诜謮K的離散余弦變換具有壓縮率高，計算復雜度低。易于實現(xiàn)等優(yōu)點。H.264具有以下特點：比H.263+和MPEG-4(SP)減小50%碼率;對信道時延的適應性較強;提高差錯恢復能力;復雜度可分級設計，以適應不同復雜度的應用;引入先進技術，包括4×4整數(shù)變換、空域內(nèi)的幀內(nèi)預測、1/4像素精度的運動估計新技術帶來較高的編碼比，同時大大提高算法的復雜度。因此，H.264技術已廣泛應用于高清視頻的編解碼設備。

　　視頻解碼算法的熵解碼、反量化、反變換、幀內(nèi)預測、幀間亮度插值、幀間色度插值以及去方塊濾波等稱為核心模塊，減少這些核心模塊的等待時間對加快解碼器的工作具有重要意義。本文在DSP-BF533平臺上，利用軟件流水的思想，針對軟件模塊間協(xié)同工作提出一種新型的優(yōu)化設計方案。

　　2 H.264解碼器原理

　　H.264編碼器結構系統(tǒng)由以下幾部分組成：網(wǎng)絡數(shù)據(jù)提取層(NAL)、VAL緩存器、熵解碼、反掃描反量化反變換、幀間預測、幀內(nèi)預測、圖像參考幀緩存器、去方塊濾波，如圖1所示。首先從碼流中獲取NAL單元數(shù)據(jù)，通過RBSP解析出序列參數(shù)集、圖像參數(shù)集和圖像數(shù)據(jù)。把數(shù)據(jù)和參數(shù)存儲在VCL緩存器中，然后再在視頻編碼層(VCL Table)中熵解碼。熵解碼模塊(VLD)解析所有參數(shù)和參考圖像索引等，提供各種控制信息和殘差數(shù)據(jù)。通過反量化反變化先將一維數(shù)據(jù)轉換成二維數(shù)組或矩陣，再通過逆掃描過程將變換系數(shù)量化值序列映射到對應坐標，主要有逆zig_zag掃描和逆場掃描兩種模式。之后讀取數(shù)據(jù)讀取并進行判斷、幀內(nèi)預測和幀間預測，再綜合所有預測和反變換反量化的數(shù)據(jù)，最后進行方塊濾波，這樣能夠大大減輕因預測、量化而產(chǎn)生的塊效應，從而獲得更好的主觀圖像質量和客觀性能。同時還可選取已恢復的圖像作為后續(xù)處理圖像的參考幀。

　　3 DSP-BF533的解碼器設計與優(yōu)化

　　3.1 解碼器軟件設計框圖

　　根據(jù)DSP-BF533的內(nèi)含存儲器控制器(DMA)的特點，設計一個整合DMA的解碼流程，如圖2所示。把兩個與DMA有關的步驟添加到普通解碼器中，步驟1是從片外存儲器中讀取數(shù)據(jù);步驟2是將已處理好的數(shù)據(jù)輸出到片外存儲器。

　　從圖2中可看到具體流程：①對下一個宏塊進行頂部數(shù)據(jù)分割，分割出殘差數(shù)據(jù)之前的數(shù)據(jù)。同時為解碼提供幀內(nèi)預測、參考圖像索引和向量;②啟動DMA讀取分割出來的數(shù)據(jù)，其中也要讀入解碼參考圖像索引和向量;③對圖像數(shù)據(jù)進行幀內(nèi)預測;④利用底部分割讀入的映射數(shù)據(jù)，進行反變換和反量化;⑤通過濾波重建圖像;⑥通過DMA把圖像數(shù)據(jù)輸出到片外和片內(nèi)存儲器;⑦對下一個宏塊進行底部數(shù)據(jù)分割，然后取出映射數(shù)據(jù)供下一個宏塊解碼使用嘲。

　　為了避免DSP內(nèi)核等待DMA讀人數(shù)據(jù)，把解碼數(shù)據(jù)預先從宏塊中分割成頂部數(shù)據(jù)和底部數(shù)據(jù)，頂部數(shù)據(jù)包括殘差數(shù)據(jù)之前的數(shù)據(jù)，剩下的數(shù)據(jù)就是底部數(shù)據(jù)。如果有P 幀到來時數(shù)據(jù)已事先分割，然后DMA啟動。當DSP內(nèi)核在解碼當前宏塊時，DMA讀入下一個宏塊。如果在當前宏塊參考數(shù)據(jù)需要利用時，此數(shù)據(jù)解碼完成后還可通過DMA輸入到片內(nèi)存儲器。因為當前宏塊頂部數(shù)據(jù)對下一個宏塊的濾波沒有參考價值，所以這些宏塊頂部數(shù)據(jù)就被DMA傳送到外部存儲器。該設計第1個宏塊未進入解碼過程，因為初始狀態(tài)時一系列參考圖像和參數(shù)都沒有設定，所以第1個宏塊只是設定解碼器參考圖像和參數(shù)行初始化，為下一宏塊解碼使用。宏塊數(shù)據(jù)的分割和DMA的數(shù)據(jù)讀入都可在解碼中并行執(zhí)行，即執(zhí)行當前宏塊時可設定下一個宏塊所需參數(shù)以及讀入解碼數(shù)據(jù)，這樣可減少各模塊間的等待時間，提高工作效率。上述可并行執(zhí)行的過程如圖2中以橢圓方框表示。

　　3.2 軟件流水新型算法

　　很多設計中，解碼參數(shù)準備、解碼和DMA的數(shù)據(jù)輸出等過程按順序串行執(zhí)行的，該設計有條理安排這3個過程并行執(zhí)行，充分利用DSP-BF533的指令并行執(zhí)行特點，減少各軟件模塊之間的等待時間。

　　下面以4×4的宏塊矩陣為例，首先給4×4矩陣標上4行4列的坐標，然后把程序處理分成5個階段.其狀態(tài)分別按順序對應1、2、4、8、16，以便狀態(tài)機運算，如表1所列。CAVLC為解析讀入的數(shù)據(jù)并為后續(xù)的圖像整合重建提供參數(shù)和參考圖像等數(shù)據(jù)的過程，hl_decode是高級解碼過程，即根據(jù)準備好的條件綜合重建圖像的過程。DMA是對已解碼數(shù)據(jù)的傳送過程。對照表1和表2分析：當新的一幀圖像到來時，當前狀態(tài)標號為1，此時只有CAVLC執(zhí)行;當運行到坐標為x=1，y=0時，進入第2個狀態(tài)，當前狀態(tài)標號為2，CAVLC和hl_decode并行執(zhí)行;當運行到坐標x=1，y=1時，進入第3個狀態(tài)，標號為4，3個模塊同時并行執(zhí)行;到坐標y>4時，進入第4個狀態(tài)，標號為8，只有hl_decode和DMA兩個并行執(zhí)行，CAVLC已經(jīng)完成對所有宏塊的解碼前準備工作;再判斷x>0，進入第5個狀態(tài)。標號為16，此時只運行DMA模塊。

　　因此，解碼第1個宏塊時處在狀態(tài)1，之后連續(xù)4個宏塊是狀態(tài)2，再連續(xù)11個宏塊進入狀態(tài)3，隨后1個宏塊是狀態(tài)4，最后3個宏塊進入狀態(tài)5。

　　如果假設CAVLC的執(zhí)行時間A，hl_decode的執(zhí)行時間B，DMA的執(zhí)行時間C，普通算法的執(zhí)行總時間T=16A+16B+16C;本文提出的方法時間T2=A+16B+3C，因此，明顯縮短了程序執(zhí)行時間。

　　4 測試結果

　　在DSP-BF533測試平臺上測試Claire.cif和Pairs.cif，從測試分析的結果看來：優(yōu)化后的結果提高解碼速率，達到實時應用要求。結果如表3所列。

　　5 結束語

　　針對移動視頻終端應用，根據(jù)DSP的特點，提出一個新型的軟件流水算法，使得模塊問的協(xié)作更緊密，更好利用程序運行的空余時間，減少程序等待時間，提高解碼速率。實驗測試該程序已達到對CIF圖像的實時解碼要求，以后進一步優(yōu)化，以達到更高更可靠的解碼效率，使得基于DSP-BF533的設計完全可擴展到從無線3G網(wǎng)絡、數(shù)字電視，到IP網(wǎng)絡，媒體的存儲格式等不同領域。