正電子發(fā)射斷層成像（PET）是核醫(yī)學(xué)領(lǐng)域一項(xiàng)先進(jìn)的臨床造影檢查技術(shù)，它通過(guò)向人體內(nèi)注入放射性示蹤劑，基于生物體的新陳代謝，從細(xì)胞和分子水平提供人體功能性病變信息，作為高性能的無(wú)創(chuàng)檢測(cè)手段，以其靈敏度高、特異性好、全身顯像、安全性高的優(yōu)點(diǎn)，在疾病（特別是腫瘤、心臟、神經(jīng)系統(tǒng)等）的診斷、治療、療效評(píng)價(jià)、基礎(chǔ)醫(yī)學(xué)研究等方面發(fā)揮著重要作用。近些年來(lái)，基于飛行時(shí)間技術(shù)的TOF-PET更是成為了研究的熱點(diǎn)，與傳統(tǒng)的PET相比，TOF技術(shù)的引用能夠顯著提高輸出圖像的信噪比和對(duì)疾病的診斷精度。

從PET系統(tǒng)整體發(fā)展歷程來(lái)看，外形變化微小，但其核心技術(shù)包括晶體、光電倍增管、前端電子系統(tǒng)、校正技術(shù)、重建算法等均發(fā)生了革命性的飛躍。技術(shù)與方法的突破旨在不斷提高的空間/時(shí)間分辨率、靈敏度及輸出圖像的質(zhì)量。前端電子系統(tǒng)是連接探測(cè)器與圖像輸出的橋梁，其設(shè)計(jì)直接影響著系統(tǒng)的整體探測(cè)性能。本文從前端電子系統(tǒng)采集的角度出發(fā)，以優(yōu)化現(xiàn)有系統(tǒng)的時(shí)間分辨性能與能量分辨性能為目的，分析系統(tǒng)對(duì)TOF時(shí)間分辨性能降級(jí)的因素，并對(duì)其進(jìn)行優(yōu)化與測(cè)試。

1PET采集系統(tǒng)

PET系統(tǒng)的時(shí)間/空間分辨能力、靈敏度等主要是由PET成像系統(tǒng)的探測(cè)器模組及其前端電子系統(tǒng)決定。其中PET系統(tǒng)中數(shù)據(jù)采集和處理部分的主要功能是將光電倍增管探測(cè)到的光信號(hào)轉(zhuǎn)換為電信號(hào)，然后由兩大鏈路分別進(jìn)行處理，一是時(shí)間鏈路，與符合時(shí)間窗相互結(jié)合用于確定光子發(fā)生湮滅點(diǎn)的位置；另一個(gè)是能量鏈路，用來(lái)確定被光子擊中晶體的位置，即響應(yīng)線LOR的具體位置，兩者結(jié)合實(shí)現(xiàn)對(duì)湮滅事件點(diǎn)的空間定位，系統(tǒng)流程圖如圖1所示。

圖1TOF-PET系統(tǒng)電子端流程圖

通過(guò)分析可知，PET系統(tǒng)對(duì)前端電子系統(tǒng)設(shè)計(jì)的具體要求為：

1）同步時(shí)鐘的一致性及穩(wěn)定性；

2）能量鏈路的PileUp堆積處理及快速采集；

3）時(shí)間鏈路上升沿的陡峭性及鑒相器的定時(shí)準(zhǔn)確性；

4）時(shí)間數(shù)字轉(zhuǎn)換TDC模塊的測(cè)量精度；

其中系統(tǒng)全局時(shí)鐘的同步、能量鏈路的快速采集及時(shí)間鏈路的測(cè)量一直是研究的熱點(diǎn)與難點(diǎn)。

2全局時(shí)鐘

在基于TOF技術(shù)的PET系統(tǒng)中，為了能夠精準(zhǔn)地獲得各個(gè)光子到達(dá)探測(cè)器的時(shí)間，從而要求對(duì)多個(gè)探測(cè)模塊的數(shù)據(jù)能夠有一個(gè)統(tǒng)一的時(shí)間基準(zhǔn)，全局時(shí)鐘信號(hào)的穩(wěn)定性與精度直接影響PET系統(tǒng)的檢測(cè)質(zhì)量。在全局時(shí)鐘的設(shè)計(jì)中，一般采用一個(gè)時(shí)鐘扇出源對(duì)多個(gè)時(shí)鐘節(jié)點(diǎn)的電路板進(jìn)行時(shí)鐘信號(hào)發(fā)送，時(shí)鐘節(jié)點(diǎn)以接收到的時(shí)鐘作為本地時(shí)鐘，但是當(dāng)該時(shí)鐘信號(hào)噪聲較大時(shí)，時(shí)鐘抖動(dòng)產(chǎn)生的頻率與相位誤差無(wú)法滿足系統(tǒng)時(shí)鐘的設(shè)計(jì)需求，為了解決這一問(wèn)題，本文采用抖動(dòng)濾除器件對(duì)輸入時(shí)鐘信號(hào)的抖動(dòng)進(jìn)行噪聲濾除，實(shí)現(xiàn)與時(shí)鐘頻率同步且低抖動(dòng)信號(hào)的輸出。

系統(tǒng)采用星形拓?fù)浣Y(jié)構(gòu)，利用同軸電纜互聯(lián)，如圖2所示，以Block0作為時(shí)鐘參考節(jié)點(diǎn)，對(duì)每個(gè)模塊進(jìn)行時(shí)鐘扇出，通過(guò)J01~J03輸出時(shí)鐘信號(hào)和同步信號(hào)，J01對(duì)應(yīng)兩個(gè)信號(hào)模式，其余模塊通過(guò)J04clock接口接收全局時(shí)鐘信號(hào)和同步信號(hào)。LMK04906具有3個(gè)輸入口，通過(guò)各個(gè)模塊J05和時(shí)鐘參考節(jié)點(diǎn)block0進(jìn)行數(shù)據(jù)通信。

圖2低抖動(dòng)時(shí)鐘同步方案

設(shè)計(jì)中每個(gè)模塊均采用時(shí)鐘抖動(dòng)消除芯片LMK04906進(jìn)行時(shí)鐘去抖，其中，LMK04906的第一級(jí)鎖相環(huán)實(shí)現(xiàn)抖動(dòng)濾除功能，實(shí)現(xiàn)輸出時(shí)鐘具有低抖動(dòng)的近端噪聲，第二級(jí)鎖相環(huán)利用內(nèi)部集成的高性能LC振蕩器實(shí)現(xiàn)時(shí)鐘倍頻，實(shí)現(xiàn)超低抖動(dòng)的遠(yuǎn)端噪聲，從而保證系統(tǒng)在整個(gè)頻段范圍內(nèi)都具有極其優(yōu)秀的噪聲性能。

3能量采集

3.1多路ADC同步

TOF-PET系統(tǒng)是一個(gè)多通道并行處理的復(fù)雜電子系統(tǒng)，需要對(duì)數(shù)百個(gè)通道同時(shí)進(jìn)行采集與處理，傳統(tǒng)PET系統(tǒng)中多路模數(shù)轉(zhuǎn)換器（ADC）輸出的大量并行信號(hào)過(guò)多的占用了FPGA處理器的IO資源，隨著能量通道數(shù)目的增加，所要求的FPGA性能越來(lái)越高，最終會(huì)導(dǎo)致設(shè)計(jì)成本高且系統(tǒng)難以實(shí)施；除此之外，多通道之間的同步性也會(huì)受到PCB布局布線及面積的限制。為了解決多路ADC過(guò)多占用FPGAIO資源的問(wèn)題，設(shè)計(jì)采用具備JESD204B接口的ADC，將時(shí)鐘嵌入比特流，利用時(shí)鐘恢復(fù)技術(shù)完成多片ADC的同步。

基于JESD204B的串行ADC采集方案如圖3所示，ADC上電后，F(xiàn)PGA通過(guò)微控制器向控制臺(tái)計(jì)算機(jī)獲取ADC和時(shí)鐘生成器的配置信息，并通過(guò)SPI或I2C總線對(duì)時(shí)鐘生成器進(jìn)行配置，判斷其工作是否穩(wěn)定。待其穩(wěn)定輸出后，通過(guò)SPI/I2C配置ADC，判斷ADC時(shí)鐘是否鎖定，JESD204B接口是否就緒，在以上基礎(chǔ)上，開始初始化高速串行轉(zhuǎn)換器的IP核，初始化完成后，置低SYNC信號(hào)，系統(tǒng)開始通信。

圖3JESD204B串行ADC采集方案

在通信過(guò)程中，JESD204B發(fā)送器向接收器發(fā)送K字符碼流，接收器使用時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)在數(shù)據(jù)流中對(duì)K字符進(jìn)行檢測(cè)和定位，然后向時(shí)鐘生成器輸出SYSREF請(qǐng)求信號(hào)，以便建立本地多幀時(shí)鐘。與此同時(shí)，SYSREF信號(hào)對(duì)齊ADC采樣時(shí)鐘，保證所有的采樣同時(shí)刻進(jìn)行。在對(duì)齊階段，發(fā)送器向接收器發(fā)送四幀，接收器對(duì)比其中一幀的鏈路配置參數(shù)，匹配成功則進(jìn)入接收階段，否則重新置位SYNC信號(hào)，重新建立通信。接收器將接收的串行PET能量數(shù)據(jù)解碼、分流轉(zhuǎn)換成并行數(shù)據(jù)，以供后續(xù)處理。

3.2PileUp處理

在高劑量放射源激發(fā)條件下，大量高能粒子在短時(shí)間內(nèi)到達(dá)探測(cè)器，產(chǎn)生信號(hào)的堆積，導(dǎo)致信號(hào)的脈沖能量被錯(cuò)誤的識(shí)別，影響空間定位的精度。針對(duì)這一問(wèn)題，本文首先對(duì)ADC采樣信號(hào)進(jìn)行求導(dǎo)，確定出上升沿的位置，判斷兩個(gè)相鄰上升沿之間的時(shí)間間隔是否小于設(shè)定閾值，若小于閾值，則對(duì)其進(jìn)行PileUp處理，重建流程如圖4所示。

圖4能量采集鏈路流程圖

在PileUp事件的處理中，無(wú)PileUp堆積的單個(gè)光子信號(hào)按照指數(shù)模式進(jìn)行擬合，如下：

y=Ae-Bx

y為信號(hào)采集幅值，x為采樣時(shí)刻，B為衰減時(shí)間常數(shù)。如果兩個(gè)相鄰光子被擊中的時(shí)間間隔小于系統(tǒng)死時(shí)間則對(duì)前一個(gè)事件進(jìn)行指數(shù)擬合，完成其能量的提取。

經(jīng)過(guò)以上處理之后，將采集得到的能量信號(hào)通過(guò)數(shù)字化積分的方式計(jì)算出其能量，并利用PET系統(tǒng)重心法得出被伽馬光子擊中的晶體位置，完成對(duì)LOR響應(yīng)線的空間定位。

4時(shí)間提取

定時(shí)與時(shí)間提取電路是PET系統(tǒng)前端電子電路檢測(cè)的基本單元。設(shè)計(jì)先將探測(cè)器的輸出信號(hào)轉(zhuǎn)換為兩路差分信號(hào)，利用恒比定時(shí)器CFD對(duì)差分信號(hào)進(jìn)行恒比處理，得到恒比后的兩路差分信號(hào)，通過(guò)FPGA自身的一對(duì)差分I/O接口進(jìn)行處理，最后利用FPGA-TDC完成時(shí)間信息的提取，其電路原理圖如圖5所示。

圖5CFD定時(shí)甄別電路圖

由于將探測(cè)器的輸出信號(hào)轉(zhuǎn)換為差分信號(hào)，則在后續(xù)恒比中不必使用過(guò)零比較器，并且信號(hào)過(guò)零點(diǎn)的時(shí)間不因輸入信號(hào)的不同而受到影響，克服探測(cè)器輸出信號(hào)幅度游動(dòng)帶來(lái)的定時(shí)誤差，實(shí)現(xiàn)前端電子電路的定時(shí)性能和電路規(guī)模的平衡。

圖6FPGATDC工作流程圖

相比于專用的ASICTDC芯片，基于FPGA內(nèi)部專用延遲線結(jié)構(gòu)的TDC技術(shù)以其易于集成、可重復(fù)利用，低成本、靈活易調(diào)試的優(yōu)點(diǎn)逐步用于基于TOF技術(shù)的時(shí)間測(cè)量系統(tǒng)中，其結(jié)構(gòu)如圖6所示。經(jīng)過(guò)CFD定時(shí)觸發(fā)的光子信號(hào)到達(dá)FPGA管腳后，進(jìn)入延遲鏈內(nèi)，通過(guò)時(shí)鐘完成粗計(jì)數(shù)時(shí)間的測(cè)量，通過(guò)編碼完成細(xì)計(jì)數(shù)時(shí)間測(cè)測(cè)量，最終輸出光子的到達(dá)時(shí)間，以供后續(xù)符合處理。

5結(jié)果與測(cè)試

5.1時(shí)鐘抖動(dòng)

圖7全局時(shí)鐘性能測(cè)試

全局時(shí)鐘性能測(cè)試如圖7所示，兩塊電路板使用同一個(gè)時(shí)鐘源扇出，由同軸電纜進(jìn)行連接，利用示波器對(duì)其終端進(jìn)行測(cè)試，時(shí)間間隔誤差采用示波器的專用測(cè)試分析軟件，其測(cè)試結(jié)果如表1所示。其中周期性抖動(dòng)（PJ）是對(duì)時(shí)鐘周期的變化進(jìn)行的統(tǒng)計(jì)，為短期抖動(dòng)行為；時(shí)間間隔誤差（TIE）是信號(hào)在電平變換時(shí)，其邊沿與理想時(shí)間位置的偏移，為長(zhǎng)期抖動(dòng)行為；相位輸出延時(shí)（skew）為兩個(gè)時(shí)鐘上升沿的延時(shí)值。

測(cè)試結(jié)果表明基于LMK04906去抖芯片的全局時(shí)鐘同步設(shè)計(jì)精度高、可靠性好，可以滿足TOF-PET系統(tǒng)的需求。

表1全局時(shí)鐘性能測(cè)試結(jié)果

5.2能量鏈路

能量鏈路的測(cè)試通過(guò)現(xiàn)有系統(tǒng)集成的晶體、光導(dǎo)及PMT探測(cè)器前端進(jìn)行驗(yàn)證，并對(duì)基于JESD204B標(biāo)準(zhǔn)的高速ADC采集信號(hào)進(jìn)行處理，得到的晶體位置圖及相應(yīng)的系統(tǒng)能譜圖如圖8所示，結(jié)果表明在能量鏈路空間定位過(guò)程中，晶體位置可以被清晰的分辨，且測(cè)得的能量分辨率值低于12%，滿足整個(gè)系統(tǒng)的設(shè)計(jì)要求。

圖8晶體位置圖與系統(tǒng)能譜圖

5.3時(shí)間鏈路

在時(shí)間鏈路的驗(yàn)證上，實(shí)驗(yàn)通過(guò)信號(hào)發(fā)生器產(chǎn)生兩路具有固定相位差的信號(hào)，經(jīng)過(guò)CFD鑒別分別進(jìn)入FPGA-TDC中，得到FPGA-TDC的碼密度圖，如圖9所示。

圖9FPGA-TDC碼密度測(cè)試

通過(guò)建立延遲鏈與測(cè)試時(shí)間之間的關(guān)系，完成對(duì)光子到達(dá)時(shí)間的測(cè)試，得到統(tǒng)計(jì)結(jié)果的直方圖，如圖10所示，并用直方圖高斯擬合的半高寬來(lái)表征伽馬光子成像時(shí)系統(tǒng)的時(shí)間分辨率。從測(cè)試結(jié)果可以看出前端電子系統(tǒng)擬合的FWHM為100.5ps，滿足TOF技術(shù)的設(shè)計(jì)要求。

圖10基于FPGA-TDC的TOF分辨測(cè)試