本文主要舉例分析PCB工作地與金屬外殼是否連接對ESD干擾的影響。

Part 1

現(xiàn)象描述

一個電子設(shè)備，其基本產(chǎn)品架構(gòu)如下圖所示。

圖一 產(chǎn)品架構(gòu)示意圖

從上圖可以看出：

該產(chǎn)品采用金屬外殼。

內(nèi)部有兩塊PCB, 這兩塊 PCB 通過螺柱固定在金屬外殼上。

螺柱與PCB中的電路或工作地之間無任何連接。

PCB 之間采用排線進(jìn)行信號交互。

PCB2 上還有一個 I/O 連接器, 與其互連的電纜中有電源信號? 輸入/ 輸出信號和其他控制信號?

該產(chǎn)品按照 ISO10605 標(biāo)準(zhǔn)規(guī)定的測試配置進(jìn)行接觸放電測試時, 發(fā)現(xiàn)測試電壓只要高于±2 kV, 就會出現(xiàn)系統(tǒng)錯誤現(xiàn)象?

遇到ESD問題，大家不要慌張，ESD問題，基本上可以通過設(shè)備正確的接地來解決。

那這次我們的設(shè)備為什么會出現(xiàn)測試不過的現(xiàn)象呢？下面我們來詳細(xì)的分析。

Part 2

原因分析

通過上面的產(chǎn)品架構(gòu)，我們可以描繪出該產(chǎn)品在靜電放電選在金屬外殼上的ESD共模干擾路徑，如下圖所示：

圖二 ESD 共模干擾路徑分析圖

圖中有兩條ESD共模干擾路徑，即圖中左邊ICM1所在路徑和右邊ICM2路徑。

很明顯，第二條干擾路徑才是ESD測試不通過的主要原因。

圖中ICM2所在干擾路徑，途徑PCB1、PCB1與PCB2之間的互聯(lián)排線、PCB2以及PCB2上的互聯(lián)線纜。

這條干擾路徑是一條“非期望”的路徑，該路徑中的干擾電流越大，意味著PCB受到的干擾就越大，出現(xiàn)問題的概率也越大。

為了方便理解，我們可以簡化其干擾路徑，如下圖所示：

圖三 簡化的等效電路圖

CP1是產(chǎn)品金屬外殼與 PCB1 地平面之間的寄生電容。?

注：產(chǎn)品金屬外殼與 PCB1 中的元器件? 印制線? 地平面? 電源平面都會產(chǎn)生寄生電容, 其中產(chǎn)品金屬外殼與地平面? 電源平面的寄生電容最大，如10pF。

CP3是產(chǎn)品電纜線束與參考接地板之間的寄生電容。

在測試中，電纜線束一般放置在參考接地平面上, 并且離參考接地平面25mm, 此電容可以估算為60pF/m (ISO10605 標(biāo)準(zhǔn)規(guī)定電纜放置要求)。

本案例中電纜線束為2m, 故CP3可以估算為120pF??

CP4為產(chǎn)品金屬外殼與參考接地板之間的寄生電容。

測試中該產(chǎn)品放置在參考接地平面上, 之間用相對介電常數(shù)小于1.4 的絕緣物隔離, 絕緣物的高度為 25mm, 此電容約為 30pF。

CP2是PCB2地平面與金屬外殼之間的寄生電容。

在圖中，CP2與CP4串聯(lián)然后與CP3是并聯(lián), 而且 CP2<

因此可以看出 ESD 放電點(diǎn) “A” 點(diǎn)相對于參考接地平面的電壓不等于零 (當(dāng)金屬外殼良好接參考接地板時, “A” 點(diǎn)相對于參考接地平面的電壓接近于零)。

在4kV接觸放電測試時，A 點(diǎn)瞬態(tài)電壓可達(dá) 1kV, 于是就造成了共模電流ICM2 ，共模電流的公式如下:?

ICM2 =CP1 ×dU/dt = 10pF×1kV/1ns = 10 A?

注: 在 ESD 干擾電流的頻率下, 電纜 Lcable和 CP4造成的等效特性阻抗約為 150Ω 要遠(yuǎn)小于CP1的容抗。

對于 ESD 共模干擾電流 ICM2，我們可以做如下理解:?

當(dāng)發(fā)生靜電放電時, 由于金屬外殼上的放電點(diǎn)與參考接地板之間不可能做到等電位 (這需要金屬外殼和參考接地板之間的阻抗為零，顯然這是不可能的，接地產(chǎn)品會好一些)。

這就使得 A 點(diǎn)的電位不為零, 最終導(dǎo)致在 PCB1 ? PCB1 與 PCB2 之間的互連線? PCB2 及電纜注入了一個 ESD 干擾共模電流 ICM2 ?

ICM2主要流經(jīng) PCB1 中的 0V 工作地, PCB1 與 PCB2 之間的互連線上的 0V 工作地 ? PCB2 中的 0V 工作地, 以及電纜束上的 0V 工作地 (因?yàn)?0V 工作地所在的路徑阻抗最小)?

ICM2 , 是由一個相對于參考接地板的共模 ESD 電壓造成的, 它還不是直接影響電路工作的電流, 因?yàn)樗枪?a target="_blank">模電流。

而產(chǎn)品內(nèi)部電路之間傳遞的是電壓信號, 而且這種傳遞的電壓信號為芯片或電路端口與 0V 工作地之間的電壓, 即差模的電壓信號?

要使這種共模電流或共模電壓影響產(chǎn)品中以差模電壓傳遞的電路信號正常工作, 就必須發(fā)生轉(zhuǎn)化?

下圖就是 ESD 共模瞬態(tài)電流流過互連連接器時的公共阻抗耦合原理?

圖四 公共阻抗耦合原理

圖中給出了這種轉(zhuǎn)化的原理, 其中 UO 是 PCB1 與 PCB2 之間傳遞的正常工作電壓信號。

當(dāng)沒有 ESD 共模干擾電流流過互連排線時,UO 正常地從 PCB1 傳遞到 PCB2?

但是, 當(dāng) ESD 共模電流流過其中的 0V 地時, 由于 PCB1 與 PCB2 之間的互連線實(shí)際存在寄生電感 L ( 約 10nH /cm), ESD 共模電流就會在其兩端感應(yīng)出電壓，這個電壓計算公式如下：

ΔUZ0V = | L0V ×dICM2 / dt |?

假設(shè)PCB1 與 PCB2 之間的排線長約10 cm, 寄生電感估算為 100 nH。對于的感應(yīng)電壓為：

ΔUZ0V = | LdICM2/dt | = 100nH×4A/1ns = 400V

這個電壓已經(jīng)遠(yuǎn)遠(yuǎn)超過了電路本身的電壓噪聲容限? 因此,就出現(xiàn)了前面提到的出現(xiàn)系統(tǒng)錯誤的現(xiàn)象。

對該問題的剩余分析、處理措施以及得到的啟示，詳見后面文章《EMC測試案例分析——PCB工作地與金屬外殼是否連接對ESD干擾的影響《二》》

審核編輯：黃飛

?