大約六年前，EPC 開(kāi)始了與單片半橋集成的第一階段。這第一步的令人信服的原因是半橋是電源轉(zhuǎn)換中最常用的構(gòu)建塊。第一個(gè) IC 器件將高側(cè)和低側(cè)晶體管都放在一個(gè)基板上，如圖 1 所示。集成的優(yōu)點(diǎn)包括尺寸和成本的降低，并且由于兩個(gè)晶體管的緊密耦合，寄生共源電感也減少了。此外，提高開(kāi)關(guān)速度的優(yōu)勢(shì)可以實(shí)現(xiàn)更快、更高效的開(kāi)關(guān)電源轉(zhuǎn)換系統(tǒng)。

圖 1：（左）集成半橋的橫截面圖和（右）30 V – 100 V 對(duì)稱(chēng)和非對(duì)稱(chēng)半橋選擇的裸片圖像

圖 2 比較了降壓轉(zhuǎn)換器中分立器件與單片半橋器件的性能，輸入電壓為 12 伏，輸出電壓為 1.2 伏，工作頻率為 1 MHz。藍(lán)線(xiàn)代表兩個(gè) GaN 分立晶體管由硅驅(qū)動(dòng)器以非常有效的 PCB 板布局驅(qū)動(dòng)的結(jié)果。綠線(xiàn)代表單片半橋器件的性能。?

圖 2：在 1 MHz 下運(yùn)行的 12 V 輸入、12 V 輸出降壓轉(zhuǎn)換器中的 GaN 分立（藍(lán)線(xiàn)）和 GaN 單片半橋（綠線(xiàn)）的性能比較。

由于多種原因，單片解決方案的效率要高得多。第一個(gè)原因是電源回路電感已從大約 400 pH 降低到大約 200 pH 范圍，并且在以兆赫茲操作時(shí)，這會(huì)產(chǎn)生顯著影響。第二個(gè)原因是在非對(duì)稱(chēng)降壓轉(zhuǎn)換器中，高端設(shè)備或控制設(shè)備往往比低端設(shè)備運(yùn)行得更熱。當(dāng)這兩個(gè)器件一起在同一芯片上時(shí)，它們?cè)跓嵘舷嗷テ胶猓梢詫?shí)現(xiàn)更低的峰值溫度和更好的整體效率。

第二階段：eGaN? FET Plus 驅(qū)動(dòng)器

在氮化鎵中，柵極和漏極之間的距離在很大程度上決定了器件能夠承受的電壓。通過(guò)縮小該距離，可以制造出更小的器件，這還可以將非常簡(jiǎn)單的低電壓邏輯和模擬器件與高功率、高電壓器件放置在同一芯片上，如圖 3 所示。

圖 3：（左）集成 eGaN FET 和驅(qū)動(dòng)器的橫截面圖（右）飛行時(shí)間 eGaN FET 和驅(qū)動(dòng)器 IC 的裸片圖像。

圖 3b 顯示了?在飛行時(shí)間 (ToF) IC 中集成eGaN FET 和驅(qū)動(dòng)器的示例。在芯片的左側(cè)，可以看到帶有輸入邏輯的電路以及用于 FET 的驅(qū)動(dòng)器。在右側(cè)，可以看到輸出 FET。該設(shè)備將接收一個(gè)邏輯信號(hào)并發(fā)出非常高的電流和非常短的脈沖，以在飛行時(shí)間激光雷達(dá)應(yīng)用中發(fā)射激光。這是一個(gè)很好的例子，說(shuō)明如何在一個(gè)芯片上集成驅(qū)動(dòng)器和 GaN 場(chǎng)效應(yīng)晶體管，生成一個(gè)非常強(qiáng)大和非?？焖俚?IC，可以從常規(guī)邏輯門(mén)驅(qū)動(dòng)。

圖 4 顯示了這種集成的結(jié)果。圖中的粉紅色線(xiàn)顯示了通過(guò)器件的漏極電流。它顯示了一個(gè) 10 安培脈沖，寬度約為 1.94 納秒，上升時(shí)間為 380 皮秒，下降時(shí)間為 525 皮秒。當(dāng) 2.1 V 邏輯輸入信號(hào)（綠線(xiàn)）啟用設(shè)備時(shí)，輸入信號(hào)和輸出之間大約有 1 納秒的延遲。這速度太快了！該設(shè)備可以在 100 兆赫的脈沖頻率下舒適地運(yùn)行。

圖 4：?jiǎn)蚊}沖波形 2.1 V 邏輯電平輸入。黃色軌跡是輸入 (1 V/div)，粉色線(xiàn)是漏極電流（5 V/div 或 2.5 A/div）。

第三階段：ePower? 階段

2019 年初，驅(qū)動(dòng)器功能和單片半橋與電平轉(zhuǎn)換器、同步升壓電路、保護(hù)和輸入邏輯一起被合并到單個(gè)硅基 GaN 襯底上，如圖 5 所示。該器件的照片是如圖 6 所示。這個(gè)完整的功率級(jí) ePower? 級(jí)可以以數(shù)兆赫茲的頻率驅(qū)動(dòng)，并由一個(gè)簡(jiǎn)單的低側(cè) CMOS IC 控制，只需添加幾個(gè)無(wú)源元件，就可以成為一個(gè)完整的 DC-DC調(diào)節(jié)器。與分立實(shí)施方案相比，該解決方案小 35%，組件數(shù)量減少一半。集成功率級(jí)需要的設(shè)計(jì)時(shí)間要少得多，因?yàn)檫@只是邏輯輸入和輸出。

圖 5：eGaN 集成功率級(jí)的橫截面圖

圖 6：EPC2152、ePower? Stage 的芯片圖像

圖 7 顯示了該單片功率級(jí)（如圖 5 和圖 6 所示）在 1 MHz 和 2.5 MHz 下在 48 V IN – 12 V OUT降壓轉(zhuǎn)換器中的效率。綠線(xiàn)表示單片功率級(jí)的效率，藍(lán)線(xiàn)表示分立實(shí)現(xiàn)的效率，使用與單片 IC 具有相同特性的 FET，并利用非常有效的布局，將分立驅(qū)動(dòng)器 IC 放置在非?？拷鼒?chǎng)效應(yīng)晶體管。圖中的實(shí)線(xiàn)為 1 MHz，單片 IC 的性能明顯優(yōu)于分立實(shí)現(xiàn)。

圖 7：在 1 MHz（實(shí)線(xiàn)）和 2.5 MHz（虛線(xiàn)）下運(yùn)行的 48 V 輸入、12 V 輸出降壓轉(zhuǎn)換器中 GaN 分立（藍(lán)線(xiàn)）和 GaN 單片半橋（綠線(xiàn)）的性能比較。1MHz 時(shí)同類(lèi)最佳的 MOSFET 性能，用黑色 X 表示。

單片功率級(jí)的更高性能有三個(gè)原因。首先，通過(guò)制作單片半橋顯著降低了功率回路電感。其次，通過(guò)將驅(qū)動(dòng)器放在非常靠近 FET 的同一芯片上，消除了柵極環(huán)路電感。最后，通過(guò)將所有這些組件放在一起，創(chuàng)建了一個(gè)熱浴盆來(lái)平衡所有設(shè)備的溫度，因此平均而言，凈溫度較低。圖中的虛線(xiàn)是 2.5 MHz 下的相同設(shè)備。黑色 X 代表老化功率 MOSFET 在此應(yīng)用中可達(dá)到的最佳性能。?

除了飛行時(shí)間示例外，集成功率級(jí)已在三相電機(jī)驅(qū)動(dòng)應(yīng)用中進(jìn)行測(cè)試，如圖 8 所示。該應(yīng)用的優(yōu)勢(shì)在于能夠?yàn)殡姍C(jī)驅(qū)動(dòng)提供更高的開(kāi)關(guān)頻率，從而減小了尺寸（該解決方案僅為 45 毫米 x 55 毫米），減輕了重量，降低了可聞噪音，并提供了更高的電機(jī)定位精度。電機(jī)的定位對(duì)于許多機(jī)器人實(shí)現(xiàn)至關(guān)重要。

圖 8：使用 EPC2152、ePower? Stage（圓圈）的 500 W 三相電機(jī)驅(qū)動(dòng)電路的照片。

氮化鎵的未來(lái)

圖 9 顯示了正在進(jìn)行的 eGaN 技術(shù)之旅的總結(jié)。EPC 是其分立平臺(tái)的“第五代加號(hào)”，如圖 9 的頂部欄所示。對(duì)于集成電路，從單片半橋開(kāi)始后來(lái)擴(kuò)展到添加更多功能和特性，如圖 9 的底部欄所示圖 9。?

上一節(jié)中討論的單片功率級(jí) IC 執(zhí)行與基于硅 MOSFET 的多芯片 DrMOS 模塊相同的所有基本功能，但電壓更高，開(kāi)關(guān)速度更快，占用空間更小，成本更低。這些第一代功率級(jí)僅包括電容器、電阻器和橫向 n 溝道 FET。很快，額外的電流和溫度感測(cè)可以與參考、比較器和運(yùn)算放大器等電路塊一起包含在內(nèi)，以在單個(gè)芯片上構(gòu)建集成控制器和輸出級(jí)。還可以集成多級(jí)拓?fù)?，從而以較低電壓的功率器件實(shí)現(xiàn)較高的輸入電壓。

圖 9：GaN 技術(shù)分立和集成開(kāi)發(fā)路線(xiàn)圖

幾年后，分立技術(shù)與集成電路的融合將會(huì)發(fā)生。隨著分立器件實(shí)現(xiàn)越來(lái)越高的功率密度，將不再可能從器件上的凸塊和條中提取電流。因此，集成到小型、多芯片、多功能集成電路中將是必要的。在接下來(lái)的三到四年內(nèi)，電源轉(zhuǎn)換中的分立晶體管可能會(huì)慢慢過(guò)時(shí)，集成解決方案將成為設(shè)計(jì)人員在構(gòu)建電源系統(tǒng)時(shí)選擇的組件。

整合的挑戰(zhàn)

在實(shí)現(xiàn)完整的 GaN 片上系統(tǒng)解決方案之前，還存在一些挑戰(zhàn)。首先，氮化鎵中還沒(méi)有 p 溝道器件，這使得電路設(shè)計(jì)變得更加困難。尤其是制作好的CMOS電路是不可能的。其次，預(yù)先設(shè)計(jì)的電路塊較少。

GaN 是一種相對(duì)較新的技術(shù)，因此沒(méi)有一個(gè)龐大的電路塊庫(kù)，可以簡(jiǎn)單地“剪切和粘貼”來(lái)制造在第一次通過(guò)就可以工作的大型系統(tǒng)。電路塊庫(kù)的缺乏使得設(shè)計(jì)階段比純預(yù)先設(shè)計(jì)的電路塊更長(zhǎng)，因?yàn)樵O(shè)計(jì)過(guò)程需要更多的迭代，并且 IC 設(shè)計(jì)人員的技能水平更高。第三，分立技術(shù)持續(xù)快速發(fā)展，GaN距離其理論性能極限還有300倍的距離。

如果IC平臺(tái)的增長(zhǎng)不能快速跟隨分立平臺(tái)，IC將無(wú)法產(chǎn)生分立晶體管仍然可以實(shí)現(xiàn)的性能優(yōu)勢(shì)。因此，克服這些挑戰(zhàn)所需的是實(shí)現(xiàn) IC 設(shè)計(jì)功能自動(dòng)化的工藝設(shè)計(jì)套件的極速開(kāi)發(fā)，以及與快速技術(shù)發(fā)展步伐保持同步的設(shè)計(jì)套件的迭代。

審核編輯：劉清