?2023年8月23日RISC-V中國(guó)峰會(huì)于北京隆重召開，吸引了業(yè)界廣泛關(guān)注。大會(huì)設(shè)立了一個(gè)創(chuàng)新產(chǎn)品發(fā)布環(huán)節(jié)，推出了多項(xiàng)基于RISC-V指令集的新型芯片設(shè)計(jì)、EDA設(shè)計(jì)和生態(tài)構(gòu)建，在本次發(fā)布會(huì)上，中國(guó)科學(xué)院計(jì)算技術(shù)研究所和之江實(shí)驗(yàn)室推出了聯(lián)合研制的代號(hào)為“之江”的RISC-V多核處理器芯粒，這是國(guó)際上第一個(gè)采用標(biāo)準(zhǔn)接口的RISC-V處理器芯粒，該芯粒推出率先將RISC-V從IP核形態(tài)推向芯粒這一新創(chuàng)新形態(tài)，為我國(guó)RISC-V產(chǎn)業(yè)生態(tài)的繁榮和探索構(gòu)建芯粒和集成芯片生態(tài)打下堅(jiān)實(shí)基礎(chǔ)。

RISC-V相關(guān)研究被學(xué)術(shù)和企業(yè)界日益增長(zhǎng)的熱度，逐漸形成了ARM、X86、RISC-V生態(tài)三足鼎立的趨勢(shì)。RISC-V指令集具有因?yàn)槠溟_源開放、靈活定制的獨(dú)特優(yōu)勢(shì)，依據(jù)此設(shè)計(jì)芯片依然存在制造上的障礙。一方面，先進(jìn)工藝的流片成本巨大，流片周期較長(zhǎng)，如果芯片的生產(chǎn)規(guī)模達(dá)不到一定量級(jí)，會(huì)給芯片成本帶來很大壓力；另一方面，依然存在先進(jìn)工藝無法獲得的問題。

芯粒（Chiplet）和先進(jìn)集成技術(shù)為RISC-V生態(tài)的繁榮和發(fā)展一條新的半導(dǎo)體技術(shù)途徑。芯粒技術(shù)可以像搭樂高積木一樣，把一些預(yù)先生產(chǎn)好、具有特定功能、可組合集成的芯片裸片（die），通過精密半導(dǎo)體工藝（比如3D, 2.5D）集成在一起形成一個(gè)集成芯片（Integrated Chips）系統(tǒng)。而這些預(yù)制件就是芯粒。隨著先進(jìn)封裝技術(shù)與高速接口技術(shù)的發(fā)展， 將整個(gè)芯片系統(tǒng)設(shè)計(jì)分解為多個(gè)小的可復(fù)用芯粒，有效提升了芯片的制造成本和設(shè)計(jì)靈活性，其中芯粒作為一種新的可“物理IP”復(fù)用，讓模塊化芯片組合的想法，在近年來逐漸成為商業(yè)化的現(xiàn)實(shí)。其中，最關(guān)鍵的可復(fù)用標(biāo)準(zhǔn)化芯粒就包括CPU主控芯粒，算力芯粒，IO芯?；蚧ミB芯粒，其中CPU芯粒是任何集成芯片系統(tǒng)都離不開的核心組件。

在工業(yè)界，AMD公司推出的Epyc系列處理器、蘋果公司的M1 Ultra以及Intel公司的Lakefield相繼證明了CPU芯粒這種新的系統(tǒng)組件形態(tài)對(duì)于降低集成芯片系統(tǒng)開發(fā)費(fèi)效比和能效比的重要意義，然而，這幾類CPU芯粒皆面臨特定公司產(chǎn)品型號(hào)并通過垂直設(shè)計(jì)得到，無法開放給更多的異構(gòu)集成系統(tǒng)或第三方集成者滿足其自由定制集成芯片產(chǎn)品的需求。相比而言，本次發(fā)布的“之江一號(hào)”：RISC-V多核處理器芯粒，是首個(gè)采用標(biāo)準(zhǔn)接口開放式的CPU芯粒形態(tài)，這一成果為高性能計(jì)算領(lǐng)域帶來新的活力。

中科院計(jì)算所項(xiàng)目負(fù)責(zé)人王穎副研究員表示，該標(biāo)準(zhǔn)化RISC-V處理器芯粒是瞄準(zhǔn)集成芯片開放式開放生態(tài)，可作為構(gòu)建集成芯片系統(tǒng)的核心，為高算力計(jì)算領(lǐng)域提供基礎(chǔ)算力支撐。同時(shí)，該芯?；诳煽毓に囍圃欤撔玖？梢詫?shí)現(xiàn)大型處理器芯片的制造，而不依賴于昂貴的先進(jìn)工藝。這為高性能處理器的設(shè)計(jì)提供了新的思路和可能性。
?
高算力應(yīng)用是當(dāng)前RISC-V指令集和芯片正在大力開拓的一個(gè)場(chǎng)景。然而，高算力的處理器設(shè)計(jì)面臨著兩個(gè)關(guān)鍵性的挑戰(zhàn)。一方面，增加芯片晶體管的數(shù)量是提高芯片算力最直接的辦法，但是光刻的芯片制造方法使得面積難以突破，這種問題被稱為“面積墻”。這意味著無法通過傳統(tǒng)方式進(jìn)一步減小芯片的物理面積，從而限制了處理器的規(guī)模和功能集成度。另一方面，隨著領(lǐng)域?qū)Ｓ眉軜?gòu)（DSA）的盛行，通過定制化專用芯片滿足端邊云芯片的碎片化需求成為后摩爾時(shí)代獲得能效飛躍的一條重要技術(shù)路線，然而大規(guī)模大算力專用芯片的設(shè)計(jì)成本攀升動(dòng)輒花費(fèi)數(shù)千人月開發(fā)成本，又成為一道橫亙?cè)趪?guó)產(chǎn)大算力專用芯片道路之上的”設(shè)計(jì)墻“。

通過芯粒集成無疑為探索高算力芯片提供了一條不同于基于先進(jìn)工藝、新器件新材料的第三條技術(shù)途徑。中科院計(jì)算所智能計(jì)算中心與之江實(shí)驗(yàn)室先進(jìn)計(jì)算中心負(fù)責(zé)人、集成芯片項(xiàng)目首席架構(gòu)師韓銀和研究員表示之江一號(hào)RISC-V處理器芯粒是首個(gè)標(biāo)準(zhǔn)化接口的RISC-V處理器芯粒，對(duì)于建立芯粒預(yù)制件生態(tài)與開放的芯粒組合設(shè)計(jì)模式具有重要突破意義，該芯粒不但具有很好的可擴(kuò)展性用于搭建國(guó)產(chǎn)工藝高性能處理器芯片，此外該芯?？梢院推渌悄芴幚砥餍玖Ｖ苯悠唇釉谝黄?，配合先進(jìn)封裝工藝快速定制新的智能集成芯片系統(tǒng)。
?
韓銀和研究員認(rèn)為認(rèn)為未來芯粒的生態(tài)將是相互融合、開發(fā)敏捷的生態(tài)，這一點(diǎn)與RISC-V的開源開放理念相結(jié)合。項(xiàng)目主要設(shè)計(jì)人員王郁杰副研究員在強(qiáng)調(diào)了“之江一號(hào)”的潛力。他認(rèn)為“之江一號(hào)”芯粒的設(shè)計(jì)初衷是未來根據(jù)場(chǎng)景需求結(jié)合高低不同性能的芯粒，快速實(shí)現(xiàn)面向新領(lǐng)域的處理器設(shè)計(jì)，該芯粒集成了4個(gè)并行片間互聯(lián)接口，為芯粒間高速互連提供了支持，其具備的可擴(kuò)展性與標(biāo)準(zhǔn)化低延遲高帶寬接口特點(diǎn)，也在將來高性能計(jì)算、物聯(lián)網(wǎng)設(shè)備等多個(gè)領(lǐng)域都具備廣泛的應(yīng)用前景。
?