雷達(dá)視頻信號模擬器的硬件設(shè)計與實現(xiàn)

雷達(dá)視頻信號模擬器的硬件設(shè)計與實現(xiàn)

2.3視頻信號卡

視頻信號卡為整個系統(tǒng)的核心部分，因其視頻信號的生成所涉及的運算量很大，單個DSP難以生成多路視頻信號，同時出于系統(tǒng)升級的考慮，因此該視頻信號模擬器的每路都使用高性能的TMS320C6713型浮點數(shù)字信號處理器。該DSP采用先進(jìn)的超長指令字結(jié)構(gòu)，內(nèi)置8個獨立的功能單元、2個定點算術(shù)邏輯單元，2個浮點乘法器，4個浮點ALU、32個32位通用目的寄存器，4 K字節(jié)的L1高速程序緩存區(qū)，4 K字節(jié)的L1高速數(shù)據(jù)緩存器，256 K字節(jié)的L2兩級數(shù)據(jù)緩存器。這種結(jié)構(gòu)能最大限度地發(fā)揮8個功能單元的并行計算能力，使得300 MHz系統(tǒng)時鐘工作下的DSP性能達(dá)到2400MI／s和1 800MFLO／s。

單路視頻信號生成原理框圖如圖4所示。其中，DSP完成視頻信號運算；FPGA(1)用于控制LVDS收發(fā)器接收來自總線上的命令、地址及數(shù)據(jù)，在產(chǎn)生視頻信號前，將上位機事先產(chǎn)生的雜波數(shù)據(jù)、噪聲及目標(biāo)參數(shù)下載至Flash存儲器中。在生成視頻信號期間，F(xiàn)PGA(1)判斷DSP的工作狀態(tài)，將Flash存儲器的數(shù)據(jù)讀入輸入FIFO中；FPGA(2)主要完成DSP瀆寫輸入、輸出FIFO的邏輯轉(zhuǎn)換，接收來自DSP計算視頻信號相對PRF信號的延遲時間，通過FPGA(1)接收同步信號，讀取輸出FIFO的數(shù)據(jù)并啟動D／A轉(zhuǎn)換器；DSP將輸入FIFO的數(shù)據(jù)瀆人其內(nèi)部RAM，根據(jù)對應(yīng)的數(shù)據(jù)及目標(biāo)參數(shù)生成所需的視頻信號數(shù)據(jù)，并將運算后的數(shù)據(jù)寫入輸出FIFO。FIFO采用IDT72V17160，其讀寫速度可達(dá)100 MHz。

3系統(tǒng)工作流程

上位機根據(jù)噪聲和雜波模型脫機產(chǎn)生和路、方位差、俯仰差三通道I／O雜波、噪聲及目標(biāo)參數(shù)，由上位機發(fā)出指令、卡地址將各通道的數(shù)據(jù)下載至對應(yīng)的Flash存儲器。然后，由上位機生成DSP指令，發(fā)送至主控卡的緩存中，觸發(fā)同步信號，將指令發(fā)送至DSP，同時視頻卡根據(jù)該同步信號產(chǎn)生視頻信號，DSP對視頻信號進(jìn)行采樣、運算，并將其結(jié)果及狀態(tài)信息發(fā)送至上位機顯示。

3.1數(shù)據(jù)下載

數(shù)據(jù)下載即將上位機預(yù)先產(chǎn)生的雜波、噪聲數(shù)據(jù)及目標(biāo)參數(shù)通過背板總線下載到各通道對應(yīng)的Flash存儲器中，整個發(fā)送過程由上位機控制，按表1所示格式將命令、地址、數(shù)據(jù)的順序發(fā)送至主控卡，然后由主控卡FPGA控制LVDS收發(fā)器，將命令、地址及數(shù)據(jù)發(fā)送至單環(huán)總線上，所有總線節(jié)點(視頻卡)接收到命令后，轉(zhuǎn)為數(shù)據(jù)下載工作狀態(tài)，接著再判斷是否為該節(jié)點地址。若是，準(zhǔn)備接收數(shù)據(jù)，并判斷區(qū)地址，將數(shù)據(jù)寫入對應(yīng)的Flash分區(qū)中；若不是，關(guān)閉數(shù)據(jù)通道，等待接收新卡地址。因為Flash存儲器在寫入2 K字節(jié)數(shù)據(jù)后需要一個較長的編程時間，所以在實際數(shù)據(jù)下載的過程中，使用輪詢寫人方法，即上位機每發(fā)送2 K字節(jié)數(shù)據(jù)后，就發(fā)送新卡地址，將數(shù)據(jù)寫入下一通道的Flash存儲器中，依次執(zhí)行，直到第一通道，F(xiàn)lash存儲器編程結(jié)束，再將數(shù)據(jù)繼續(xù)寫入，節(jié)約了數(shù)據(jù)下載時間。

3.2視頻信號的生成

整個視頻信號的生成過程，數(shù)據(jù)的搬移及信號的運算均由DSP完成，由于TMS320C6713 DSP具有16個EDMA通道，可在不占用CPU運行周期的前提下，實現(xiàn)數(shù)據(jù)快速搬移，所以該設(shè)計在DSP內(nèi)部開辟一個乒乓緩存區(qū)(Ping PangCache)，CPU在調(diào)用乒乓緩存數(shù)據(jù)時，EDMA往乒乓緩存中搬移數(shù)據(jù)后進(jìn)行交換，這樣可同時執(zhí)行EDMA數(shù)據(jù)搬移和CPU信號運算，保證實時生成視頻信號。

當(dāng)各通道的雜波、噪聲及目標(biāo)參數(shù)下載完成，各通道FPGA(1)接收上位機指令，將存儲在Flash的數(shù)據(jù)讀入輸入FIFO中，DSP啟動EDMA通道將輸入FIFO數(shù)據(jù)讀至其內(nèi)部乒乓緩存中。此時，DSP發(fā)出READY信號給FPGA(2)，F(xiàn)PGA(2)將PRF同步信號接入DSP的外部中斷引腳，這樣當(dāng)下一個PRF同步信號到來時，觸發(fā)DSP的外部中斷，DSP執(zhí)行內(nèi)部的波形運算程序，并啟動EDMA通道將雜波等數(shù)據(jù)搬移至乒乓緩存，運算結(jié)束后，DSP將目標(biāo)出現(xiàn)的延時發(fā)給FPGA(2)，并將運算完畢的波形數(shù)據(jù)搬移至輸出FIFO。FPGA(2)收到延遲后，在下一個PRF同步信號到來時，計數(shù)DSP接收時間，計數(shù)結(jié)束，從輸出FIFO讀取運算完畢的數(shù)據(jù)，同時啟動D／A轉(zhuǎn)換器進(jìn)行數(shù)據(jù)轉(zhuǎn)換。

3.3性能改進(jìn)

雖然系統(tǒng)性能能夠滿足實際應(yīng)用需求，但對某些環(huán)節(jié)稍作改進(jìn)，會使整個系統(tǒng)功能進(jìn)一步增強。對于DSP而言，同步FIFO為異步存儲器，所以DSP在讀寫FIFO時設(shè)置為異步方式，讀FIFO的頻率僅能達(dá)到25 MHz，寫FIFO的頻率僅能達(dá)到33 MHz。如果將DSP讀寫SDRAM時序進(jìn)行邏輯轉(zhuǎn)換，可使讀寫FIFO的頻率達(dá)到100 MHz，大大增強DSP的數(shù)據(jù)吞吐能力；另外單路視頻信號的數(shù)據(jù)僅使用一片F(xiàn)lash存儲器，雖然其峰值讀數(shù)速度可達(dá)40 M字節(jié)，但由于每讀2 K字節(jié)后，F(xiàn)lash需占一個緩存時間，這樣其平均讀數(shù)速度僅能達(dá)到約27 M字節(jié)。若將兩片F(xiàn)lash并聯(lián)，則達(dá)到其峰值速度，提高了系統(tǒng)性能；另外，目前在DSP內(nèi)部僅在數(shù)據(jù)輸入端開辟一個乒乓緩存，若在數(shù)據(jù)輸出端也開辟一個乒乓緩存，則可將數(shù)據(jù)搬移和CPU運算進(jìn)一步并行執(zhí)行，縮短每個PRF周期的數(shù)據(jù)處理時間。

4結(jié)語