SOC芯片類市場的現(xiàn)狀如何？

集成電路的發(fā)展已有40 年的歷史，它一直遵循摩爾所指示的規(guī)律推進(jìn)，現(xiàn)已進(jìn)入深亞微米階段。由于信息市場的需求和微電子自身的發(fā)展，引發(fā)了以微細(xì)加工（集成電路特征尺寸不斷縮?。橹饕卣鞯亩喾N工藝集成技術(shù)和面向應(yīng)用的系統(tǒng)級(jí)芯片的發(fā)展。隨著半導(dǎo)體產(chǎn)業(yè)進(jìn)入超深亞微米乃至納米加工時(shí)代，在單一集成電路芯片上就可以實(shí)現(xiàn)一個(gè)復(fù)雜的電子系統(tǒng)，諸如手機(jī)芯片、數(shù)字電視芯片、DVD 芯片等。在未來幾年內(nèi)，上億個(gè)晶體管、幾千萬個(gè)邏輯門都可望在單一芯片上實(shí)現(xiàn)。

SoC ( System - on - Chip)設(shè)計(jì)技術(shù)始于20世紀(jì)90年代中期,隨著半導(dǎo)體工藝技術(shù)的發(fā)展, IC設(shè)計(jì)者能夠?qū)⒂鷣碛鷱?fù)雜的功能集成到單硅片上, SoC正是在集成電路( IC)向集成系統(tǒng)( IS)轉(zhuǎn)變的大方向下產(chǎn)生的。1994 年Motorola發(fā)布的Flex Core系統(tǒng)(用來制作基于68000和PowerPC的定制微處理器)和1995年LSILogic公司為Sony公司設(shè)計(jì)的SoC,可能是基于IP ( Intellectual Property)核完成SoC設(shè)計(jì)的最早報(bào)導(dǎo)。由于SoC可以充分利用已有的設(shè)計(jì)積累,顯著地提高了ASIC的設(shè)計(jì)能力,因此發(fā)展非常迅速,引起了工業(yè)界和學(xué)術(shù)界的關(guān)注。

SOC是集成電路發(fā)展的必然趨勢，1. 技術(shù)發(fā)展的必然2. IC 產(chǎn)業(yè)未來的發(fā)展。

SoC的發(fā)展趨勢及存在問題

　　當(dāng)前芯片設(shè)計(jì)業(yè)正面臨著一系列的挑戰(zhàn),系統(tǒng)芯片SoC已經(jīng)成為IC設(shè)計(jì)業(yè)界的焦點(diǎn), SoC性能越來越強(qiáng),規(guī)模越來越大。SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC,同時(shí)由于深亞微米工藝帶來的設(shè)計(jì)困難等,使得SoC設(shè)計(jì)的復(fù)雜度大大提高。在SoC設(shè)計(jì)中,仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié),約占整個(gè)芯片開發(fā)周期的50%～80% ,采用先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方法成為SoC設(shè)計(jì)成功的關(guān)鍵。SoC技術(shù)的發(fā)展趨勢是基于SoC開發(fā)平臺(tái),基于平臺(tái)的設(shè)計(jì)是一種可以達(dá)到最大程度系統(tǒng)重用的面向集成的設(shè)計(jì)方法,分享IP核開發(fā)與系統(tǒng)集成成果,不斷重整價(jià)值鏈,在關(guān)注面積、延遲、功耗的基礎(chǔ)上,向成品率、可靠性、EMI 噪聲、成本、易用性等轉(zhuǎn)移,使系統(tǒng)級(jí)集成能力快速發(fā)展。

　　當(dāng)前無論在國外還是國內(nèi),在SoC設(shè)計(jì)領(lǐng)域已展開激烈的競爭。SoC按指令集來劃分,主要分x86系列(如SiS550) 、ARM 系列(如OMAP) 、M IPS系列(如Au1500 ) 和類指令系列(如M 3Core)等幾類,每一類都各有千秋。國內(nèi)研制開發(fā)者主要基于后兩者,如中科院計(jì)算所中科SoC (基于龍芯核,兼容M IPSⅢ指令集) 、北大眾志(定義少許特殊指令) 、方舟2號(hào)(自定義指令集) 、國芯C3 Core (繼承M3 Core)等。開發(fā)擁有自主知識(shí)產(chǎn)權(quán)的處理器核、核心IP和總線架構(gòu),同時(shí)又保證兼容性(集成第三方IP) ,將使我國SoC發(fā)展具有更強(qiáng)的競爭力,從而帶動(dòng)國內(nèi)IC產(chǎn)業(yè)往深度、廣度方向發(fā)展。

SoC 技術(shù)現(xiàn)狀及其挑戰(zhàn)

當(dāng)前在微電子及其應(yīng)用領(lǐng)域正在發(fā)生一場前所未有的變革，這場變革是由片上系統(tǒng)(SoC)技術(shù)研究應(yīng)用和發(fā)展引起的，從技術(shù)層面看，SoC技術(shù)是超大規(guī)模集成電路發(fā)展的必然趨勢和主流，它以超深亞微米VDSM(Deep Submicron)工藝和知識(shí)產(chǎn)權(quán)IP核復(fù)用技術(shù)為支撐。

SoC 的由來及其發(fā)展
SoC 是20 世紀(jì)90 年代出現(xiàn)的概念。隨著時(shí)間的不斷推移和SoC 技術(shù)的不斷完善，SoC的定義也在不斷的發(fā)展和完善。Dataquest定義SOC為"an integrated circuit that contains acompute engine, memory and logicon a single chip"， 即SoC為包含處理器、存儲(chǔ)器和片上邏輯的集成電路。這大致反映了1995 年左右SoC 設(shè)計(jì)的基本情況。隨著RF電路模塊和數(shù)?；旌?a target="_blank">信號(hào)模塊集成在單一芯片中，SoC 的定義在不斷的完善，現(xiàn)在的SoC 中包含一個(gè)或多個(gè)處理器、存儲(chǔ)器模擬電路模塊數(shù)模混合信號(hào)模塊以及片上可編程邏輯。因此，SoC 定義的發(fā)展和完善過程，也大致反映SoC 技術(shù)在近15 年的發(fā)展趨勢。

國內(nèi)外SoC 技術(shù)的研究及應(yīng)用現(xiàn)狀

從應(yīng)用開發(fā)的角度來看，SoC 的主要含義是在單芯片上集成微電子應(yīng)用產(chǎn)品所需的所有功能系統(tǒng)。SoC技術(shù)研究內(nèi)容包括：開發(fā)工具、IP及其復(fù)用技術(shù)、可編程系統(tǒng)芯片、信息產(chǎn)品核心芯片開發(fā)和應(yīng)用、SoC設(shè)計(jì)技術(shù)與方法、SoC制造技術(shù)和工藝等。從使用角度來看，SoC有三種類型：專用集成電路ASIC(Application Specific IC)，可編程SoC(System on Programmable Chip)和OEM(Original equipment Manufacturer)型SoC。

國際上SoC 應(yīng)用設(shè)計(jì)逐漸從ASIC方向向可編程SoC方向發(fā)展。ASIC設(shè)計(jì)的典型實(shí)例主要包括：1994年Motolola的FlexCore系統(tǒng)是基于定制的 68000和PowerPC微處理器；1995年LSI Logic為Sony公司開發(fā)的SoC,它包括一個(gè)1MIPS的微處理器，存儲(chǔ)器和Sony Logic，這已經(jīng)被廣泛應(yīng)用于Sony Playstation視頻游戲中；1996年IBM公司制造了它的第一款SoC ASIC，該系統(tǒng)包括PowerPC 401微處理器、SRAM存儲(chǔ)器、高速的模擬存儲(chǔ)器接口和私有的客戶邏輯。

隨著SoC應(yīng)用的不斷普及，市場需要更加廣泛的SoC設(shè)計(jì)。SoC提供商不僅必須拓展系統(tǒng)內(nèi)部設(shè)計(jì)能力，而且要直接開發(fā)和交付SoC設(shè)計(jì)套件和方法給客戶。因此，SoC設(shè)計(jì)逐漸向可編程SoC方向發(fā)展。

中國在高新技術(shù)研究發(fā)展863 計(jì)劃中，把SoC作為微電子重大專項(xiàng)列入了2000～2001年度信息技術(shù)領(lǐng)域的重大專項(xiàng)預(yù)啟動(dòng)項(xiàng)目，并在IP核的開發(fā)、軟硬件協(xié)同設(shè)計(jì)、IP復(fù)用、 VDSM設(shè)計(jì)、新工藝新器件等方面布置了預(yù)研性課題，其中IP核的設(shè)計(jì)和制造是SoC技術(shù)中最為關(guān)鍵的部分。在中國最適應(yīng)SoC技術(shù)應(yīng)用開發(fā)的SoC類型是可編程SoC技術(shù)。

可編程SoC 是在一塊現(xiàn)場可編程芯片上提供產(chǎn)品所需的系統(tǒng)級(jí)集成。多家IC提供商已經(jīng)在可編程SoC的實(shí)現(xiàn)方面邁出了可喜的步伐。這些新的器件所提供的系統(tǒng)功能包括處理器、存儲(chǔ)器和可編程邏輯，從而解決了與ASIC相關(guān)的NRE（非經(jīng)常性工程）費(fèi)用高或制造周期太長的問題?？删幊蘏oC提供了ASIC的高集成度（低功率、小尺寸、低成本）及FPGA的低風(fēng)險(xiǎn)、靈活性和上市快的特性。這也是SoC技術(shù)在微電子行業(yè)受歡迎的最根本的原因。

目前，已有幾家IC 提供商提供這種類型的可編程SoC。其中比較著名的三個(gè)公司是：Atmel、Xilinx和Altera。Atmel公司1999年開發(fā)出首個(gè)基于 RISC的現(xiàn)場可編程SoC集成電路FPSLIC（Field Programmable System Level IC）——AT40KFPGA。Xilinx公司的SoC芯片型號(hào)為Spartan、SpartanII、Virtex、VirtexII、XC4000 和XC9500，Altera公司的SoC芯片型號(hào)為APEXEP20KE、Stratix、StratixII和Cyclone系列。

SoC設(shè)計(jì)技術(shù)面臨的挑戰(zhàn)

SoC 設(shè)計(jì)雖然在過去的十幾年中已經(jīng)取得了顯著的發(fā)展，但是它所面臨的挑戰(zhàn)也是不容忽視的。作為基于IP核的設(shè)計(jì)，SoC設(shè)計(jì)主要向兩個(gè)方向發(fā)展，一是以可重用 IP核為基礎(chǔ)的系統(tǒng)級(jí)設(shè)計(jì)，這主要關(guān)心的是IP核間的互連性，同時(shí)也是SoC設(shè)計(jì)面臨的挑戰(zhàn)之一。二是以設(shè)計(jì)可重用IP核為目的的IP核設(shè)計(jì)，這主要關(guān)心的是IP核的可重用性，同時(shí)也是SoC設(shè)計(jì)面臨的又一個(gè)挑戰(zhàn)。對(duì)于第一個(gè)挑戰(zhàn)，現(xiàn)在通常采用片上總線結(jié)構(gòu)來解決IP核之間的互連性，即核與核之間并非直接相連而是通過片上總線進(jìn)行互連。典型的互連結(jié)構(gòu)見圖1。使用片上總線結(jié)構(gòu)雖然可以解決IP核間的互連問題，但這同時(shí)又出現(xiàn)了另外一個(gè)問題。由于不同廠商使用不同的總線結(jié)構(gòu)，例如ARM的AMBA總線，MIPS的EC總線，IBM的CoreConnect總線，因此不同廠商IP核之間的互連幾乎是不可能的。建立一種通用的片上總線結(jié)構(gòu)是VSIA（Virtual Socket Interface Association）一直努力的目標(biāo)。

最近，提出一種基于片上網(wǎng)絡(luò)的互連結(jié)構(gòu)，即IP核之間通過網(wǎng)絡(luò)結(jié)構(gòu)來實(shí)現(xiàn)數(shù)據(jù)的傳輸。典型的互連結(jié)構(gòu)見圖2。

這種結(jié)構(gòu)雖然可解決通用總線的問題，但建立一個(gè)高效的路由算法是非常必要的。

對(duì)于第二個(gè)挑戰(zhàn)，要設(shè)計(jì)一個(gè)可重用的IP核應(yīng)該具有以下的特征：

● 可讀性。這是針對(duì)軟核和固核來說的，即使用者對(duì)IP核的功能和算法有比較詳細(xì)的了解后，才能正確使用和充分發(fā)揮IP核的優(yōu)點(diǎn)。這就要求IP核的提供商采用一種恰當(dāng)?shù)姆椒枋鲈O(shè)計(jì)，使用戶可以方便正確的使用IP核。同時(shí)還要采取措施，保護(hù)其知識(shí)產(chǎn)權(quán)不受侵犯。
● 設(shè)計(jì)的延展性和工藝適應(yīng)性。IP核是經(jīng)過精心設(shè)計(jì)、驗(yàn)證并且優(yōu)化的，一經(jīng)定型就要求其具有一定的應(yīng)用范圍，即針對(duì)不同的設(shè)計(jì)應(yīng)用具有一定的適應(yīng)性。
● 可測性。IP核必須是經(jīng)過測試驗(yàn)證的，當(dāng)用于具體的設(shè)計(jì)中時(shí)，并非一點(diǎn)改變都沒有。因此，IP核的功能和性能還應(yīng)該被使用方測試，不僅能對(duì)其進(jìn)行單獨(dú)的測試并且能在系統(tǒng)的應(yīng)用環(huán)境中進(jìn)行測試。
● 端口定義標(biāo)準(zhǔn)化。即IP核的端口要有一個(gè)統(tǒng)一的定義。
● 版權(quán)保護(hù)。
● 交付的數(shù)據(jù)資料完整，方便芯片的集成過程。
除了以上的挑戰(zhàn)之外，伴隨著VLSI技術(shù)時(shí)鐘頻率超過2.2GHz以及晶體管的特征尺寸縮小到小于0.13μm，對(duì)傳統(tǒng)的VLSI設(shè)計(jì)者來說，SoC設(shè)計(jì)還將面臨著下面的一些挑戰(zhàn)：
● 由于連接延時(shí)的不確定性，在時(shí)鐘頻率為10GHz 集成了上億晶體管的VLSI(Very Large Scale Integration)芯片上，時(shí)鐘同步是一個(gè)關(guān)鍵問題，必須通過解決時(shí)鐘抖動(dòng)和減少擺率的技術(shù)來減少時(shí)序的混亂，一個(gè)全局異步局部同步的時(shí)鐘策略是絕對(duì)必須的。為解決時(shí)鐘擺率帶來的問題，推薦采用網(wǎng)狀樹組合結(jié)構(gòu)，而且，分布式PLL也變得很有可能。
● 由于高集成度和頻率，在將來的生產(chǎn)過程中信號(hào)完整性問題將變得更加嚴(yán)重。
● 在將來的生產(chǎn)過程中，過程變量成為影響時(shí)序確定性的潛在因素，因?yàn)橐刂埔呀?jīng)減小的特征尺寸是非常困難的。
● 功耗問題仍然是限制SoC設(shè)計(jì)的因素。