VHDL語言設(shè)計實體的基本結(jié)構(gòu)
大小：3.17 MB 人氣： 2018-03-30 需要積分：0
標簽：vhdl(127822)
VHDL語言是一種在EDA設(shè)計中廣泛流行的硬件描述語言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL語言的句法、語言形式和描述風格十分類似于一般的計算機高級語言，是目前硬件描述語言中應(yīng)用最為廣泛的一種。
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
VHDL語言設(shè)計實體的基本結(jié)構(gòu)下載
相關(guān)電子資料下載
- Verilog到VHDL轉(zhuǎn)換的經(jīng)驗與技巧總結(jié) 949
- 基于FPGA VHDL的ASK調(diào)制與解調(diào) 286
- VHDL語言快速入門指南 998
- 例說Verilog HDL和VHDL區(qū)別 1380
- 如何使用SystemC做RTL和C/C++的聯(lián)合仿真呢？ 624
- 基于FPGA的USB接口控制器設(shè)計（VHDL） 942
- X態(tài)是什么？X態(tài)有什么危害？如何避免X態(tài)的產(chǎn)生？X態(tài)怎么處理？ 2331
- fpga的開發(fā)流程有哪些步驟？fpga和嵌入式系統(tǒng)的區(qū)別在哪里？ 1814
- 用VHDL語言創(chuàng)建一個8位算術(shù)邏輯單元(ALU) 1320
- FPGA協(xié)處理的優(yōu)勢有哪些？如何去使用FPGA協(xié)處理？ 1670